[工学]北京交通大学电气工程学院数字电子技术第二章课件.ppt

第一节 标准TTL与非门 第二节 其它类型TTL门电路 第五节 NMOS逻辑门电路 第六节 CMOS逻辑门电路 第七节 逻辑门的接口电路 第一版102页的图 习题2.30的图（a） ——请将左边第一个传输门的C和C互换位置 A=1时，T2、T4导通，T3截止，输出F =0； B=1时，T12、T4导通，T3截止，输出F =0。 或非门、与或非门、异或门 （一）TTL或非门 结构：R1、T1、T2构成的电路和R11、T11、T12构成的电路完全相同，T2和T12 对应的集电极和发射极并联。 只有当A=B=0时，T2和T12同时截止，才有T4截止，T3、D3导通，输出F= 1。 电路实现或非逻辑功能。 由于三极管多发射极之间实现与逻辑运算，即A、B之间或C、D之间实现与逻辑运算，整个电路实现与或非逻辑运算。 或非门、与或非门、异或门 （二）TTL与或非门 结构：将或非门电路中的每个输入端改用多发射极三极管， 其余部分相同。 A=B=0：T2、T3导通，T4、T5截止，T7、T9导通，T8、D3截止，因此F =0。 或非门、与或非门、异或门 （三）TTL异或门 A=B=1：T1、T2、T3倒置，T6、T9导通，T8、D3截止，因此F = 0。 A=0，B=1或A=1，B=0：T1导通，T6截止；T4、T5必有一个导通，T7截止。由于T6、T7同时截止，因此T9截止，T8、D3导通，故F = 1。 输出F与输入A、B之间实现异或逻辑： 0 0 0 1 0 1 1 0 1 1 NMOS反相器 前面介绍的TTL、ECL和I2L采用的都是双极型晶体管，两种载流子参与导电，称为双极型集成电路。 本节介绍只有一种载流子参与导电的单极型逻辑门电路-- MOS集成电路。 MOS集成电路主要包括NMOS、PMOS以及CMOS电路。电路具有以下特点：制造工艺简单、成品率高、功耗低、集成度高、抗干扰能力强，适合大规模集成电路。 NMOS门电路 MOS管的开关特性 数字逻辑电路中的MOS管均是增强型MOS管，特点如下： 当|UGS||UT| 时，管子导通，导通电阻很小，D、S之间相当开关闭合。 当|UGS||UT| 时，管子截止， D、S之间相当于开关断开。 NMOS PMOS NMOS反相器 1. A输入高电平UIH = 8V 2. A输入低电平U IL = 0.3V 结论：电路执行逻辑非功能。 T1、T2均导通，输出低电平UOL≈0.3V。 T1截止、T2导通，输出高电平UOH =UDD-UT2= 8V。 驱动管 负载管 设电源电压UDD = 10V，开启电压UT1 = UT2 = 2V。 NMOS门电路 驱动管 串联 负载管 T1和T2都导通，输出低电平。 2. 当输入端有一个接低电平时， 与低电平相连的驱动管截止，输出高电平。 电路实现与非逻辑功能： 注意：增加扇入，需增加串联驱动管的个数。扇入过多，则低电平升高，因此扇入一般不超过3。 1. 当两个输入端A和B均接高电平时， 0 1 通 通 1 1 0 止 通 1 （一）NMOS与非门 1 0 止 通 0 NMOS门电路 驱动管 并联 负载管 T1和T2都截止，输出高电平。 2. 当输入端有一个接高电平时， 与高电平相连的驱动管导通，输出低电平。 电路实现或非逻辑功能： 增加扇入，增加并联驱动管的个数。扇入越多，输出低电平降低，因此MOS电路中多采用或非门。 1. 当输入端A和B均接低电平时， 1 0 止 止 0 （二）NMOS或非门 NMOS门电路 负载管 电路实现与或非逻辑功能： （三）NMOS与或非门 驱动管T1与T2串联、T3与T4串联，然后再并联连接。 ? CMOS反相器 为提高工作速度，降低输出阻抗和功耗，目前广泛采用由PMOS和NMOS两管组成的互补型MOS电路，简称CMOS电路。 ?其它类型的CMOS门电路 ? CMOS门电路的改进型（不要求） ? CMOS电路的特点 ? CMOS门电路主要参数 CMOS反相器 PMOS NMOS 1. 输入低电平UIL = 0V: UGS1＜UT1 T1截止 |UGS2|＞UT2 电路中电流近似为零，UDD主要降在T1，输出高电平UOH≈UDD。 T2导通 2. 输入高电平UIH=UDD T1通、T2止，UDD主要降