[工学]第3章组合逻辑电路.ppt

经转换得： * * * D0 Y D1 D2 D3 4 选 1 数据选择器工作示意图 A1 A0 3.4 数据选择器和分配器 数据选择器: 根据地址码的要求，从多路输入信号中选择其中 一路输出的电路. 又称多路选择器(Multiplexer，简称MUX)或多路开关。 多路输入 一路输出 地址码输入 1 0 Y=D1 D1 　常用 2 选 1、4 选 1、8 选 1和 16 选 1 等数据选择器。 　　数据选择器的输入信号个数 N 与地址码个数 n 的关系为N = 2n 3.4.1 数据选择器 一、概念 二、4选1数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 逻辑图 逻辑表达式 三、集成数据选择器（一）8选1数据选择器 　以下是8 选 1 数据选择器74151、 74LS151、74251、 74LS251的逻辑功能示意图 CT74LS151 ST A2 A1 A0 D0 D7 D6 D5 D4 D3 D2 D1 ST Y Y 8 路数据输入端 地址信号输入端 互补输出端 使能端，低电平有效 CT74LS151 ST A2 A1 A0 D0 D7 D6 D5 D4 D3 D2 D1 ST Y Y 74LS151逻辑功能示意图 ST = 1 时禁止数据选择器工作 　　ST = 0 时，数据选择器工作。选择哪一路信号输出由地址码决定。 8 选 1 数据选择器CT74LS151 真值表 D7 D7 1 1 1 0 D6 D6 0 1 1 0 D5 D5 1 0 1 0 D4 D4 0 0 1 0 D3 D3 1 1 0 0 D2 D2 0 1 0 0 D1 D1 1 0 0 0 D0 D0 0 0 0 0 1 0 × × × 1 Y Y A0 A1 A2 ST 输 出 输　　入 用两片74LS151构成十六选一数据选择器 ??? D0 D7 ??? A0 A1 A2 ??? D0 D7 ??? A0 A1 A2 A0 A1 A2 A3 D8 D15 ? D0 D7 ? =0 D0?D7 =1 D0?D7 （二）集成数据选择器的扩展 用两片74LS151构成十六选一数据选择器 ??? D0 D7 ??? A0 A1 A2 ??? D0 D7 ??? A0 A1 A2 A0 A2 A2 A3 D8 D15 ? D0 D7 ? =1 D8?D15 =1 D8?D15 数据分配器: 根据地址码的要求，将一路数据分配到指定输出通道 上去的电路。 Y0 D Y1 Y2 Y3 4 路数据分配器工作示意图 A1 A0 一路输入 多路输出 地址码输入 1 0 Y1 = D D 一、1路－4路数据分配器 3.4.2 数据分配器 一、 1路-4路数据分配器 由地址码决定将输入数据Ｄ送给哪１路输出。 真值表 逻辑表达式 地址变量 输入数据 逻辑图 3.5 用数据选择器实现组合逻辑函数 　　由于数据选择器在输入数据全部为1时，输出为 地址输入变量全体最小项的和。 逻辑表达式 由地址码决定从４路输入中选择哪１路输出。 3.5 用数据选择器实现组合逻辑函数 　　由于数据选择器在输入数据全部为1时，输出为 地址输入变量全体最小项的和。 例如 4 选 1 数据选择器的输出Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 　　 当 D0 = D1 = D2 = D3 = 1 时，Y = m0 + m1+ m2 + m3 。 　　 当 D0 ~ D3 为 0、1 的不同组合时，Y 可输出不同的 最小项表达式。 而任何一个逻辑函数都可表示成最小项表达式， 　 当逻辑函数的变量个数和数据选择器的地址 输入变量个数相同时，可直接将逻辑函数输入变 量有序地接数据选择器的地址输入端。 因此用数据选择器可实现任何组合逻辑函数。 选通控制端S为低电平有效当S=0 时，芯片被选中，处于工作状态；S=1时芯片被禁止，输出Y≡0。 3.5.1 用数据选择器实现组合逻辑函数 一、用数据选择器实现组合逻辑函数的基本原理 （一）数据选择器输出信号的一般表达式 1.4选1数据选择器输出信号的逻辑表达式 工作 不工作 逻辑表达式 （二）数据选择器的主要特点： （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 　　因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以利用数据选择器的输入Di来选择地址变量组成的最小项mi，可实现任何所需的组合逻辑函数。 （4）受选通（使能）信号S控制，当S＝0时有效，S＝1时，Y＝0 Di=1，则与之对应最小项mi包含在Y的函数式中 Di=0，则与之对应最小项mi包含在Y的反