[工学]第6章逻辑门电路和组合逻辑电路.ppt

第6章 逻辑门电路和组合逻辑电路 一、模拟信号与数字信号 1. 模拟信号 二、晶体管的开关作用 1. 二极管的开关特性 2. 三极管的开关特性 （1）设定变量： 2、设计举例 [例] 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。 [解] 输入 A、B、C ， 输出 Y （2）状态赋值： A、B、C = 0 表示 输入信号为低电平 Y = 0 表示 输入信号中多数为低电平 1. 逻辑抽象 A、B、C = 1 表示 输入信号为高电平 Y = 1 表示 输入信号中多数为高电平 2. 列真值表 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 3. 写输出表达式并化简 最简与或式 最简与非-与非式 4. 画逻辑图 — 用与门和或门实现 A B Y C ≥1 — 用与非门实现 [例] 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。 [解] 1. 逻辑抽象 输入变量： 1 -- 亮 0 -- 灭 输出变量： R（红） Y（黄） G（绿） Z（有无故障） 1 -- 有 0 -- 无 列真值表 R Y G Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 2. 卡诺图化简 R YG 0 1 00 01 11 10 1 1 1 1 1 3. 画逻辑图 1 1 1 ≥1 R G Y Z 6.5 组合逻辑部件 一、加法器 是指具有某种逻辑功能的中规模集成组合逻辑电路芯片。常用的有加法器、编码器、译码器、多路选择器、多路分配器和数字比较器等。 1. 半加器（Half Adder） 两个 1 位二进制数相加不考虑低位进位。 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 真 值 表 函数式 Ai+Bi = Si (和) ? Ci (进位) [例] 写出下列函数的标准与或式： m7 m6 m5 m4 m1 m0 m8 m0 与前面m0相重 二、卡诺图 1、逻辑变量的卡诺图(Karnaugh maps) 卡诺图： (1). 二变量 的卡诺图 最小项方格图(按循环码排列) (四个最小项) A B A B 0 1 0 1 A B 0 1 0 1 (2). 多变量卡诺图的画法 三变量 的卡诺图： 八个最小项 A BC 0 1 00 01 10 11 11 10 卡诺图的实质： 逻辑相邻 几何相邻 逻辑不相邻 逻辑相邻 逻辑相邻 紧挨着 行或列的两头 对折起来位置重合 逻辑相邻： 两个最小项只有一个变量不同 　　逻辑相邻的两个最小项可以合并成一项，并消去一个因子。如： m0 m1 m2 m3 m4 m5 m6 m7 五变量 的卡诺图： 四变量 的卡诺图： 十六个最小项 AB CD 00 01 11 10 00 01 11 10 　 当变量个数超过六个以上时，无法使用图形法进行化简。 AB CDE 00 01 11 10 000 001 011 010 110 111 101 100 以此轴为对称轴（对折后位置重合） m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11 m0 m1 m2 m3 m8 m9 m10 m11 m24 m25 m26 m27 m16 m17 m18 m19 m6 m7 m4 m5 m14 m15 m12 m13 m30 m31 m28 m29 m22 m23 m20 m21 几何相邻 几何相邻 几何相邻 三十二个最小项 (3). 卡诺图的特点： 用几何相邻表示逻辑相邻 几何相邻： 相接 — 紧挨着 相对 — 行或列的两头 相重 — 对折起来位置重合 逻辑相邻： 例如 两个最小项只有一个变量不同 化简方法： 卡诺图的缺点： 函数的变量个数不宜超过 6 个。 逻辑相邻的两个最小项可以合并成一项，并消去一个因子。 (4). 卡诺图中最小项合并规律： 两个相邻最小项合并可以消去一个因子 A BC 0 1 00 01 11 10 0 4 3 2 AB CD 00 01 11 10 00 01 11 10 1 9 4 6 四