计算机原理课程设计讲义.ppt

计算机原理课程设计 先修课程 1 数字逻辑 2 计算机原理 3 汇编语言 课程设计要求 1 尝试设计、调试、实现一台能运行的计算机的全过程。 2 培养学生解决实际问题的能力、科学作风及协作能力等。 3 加深学生对上述各课程内容的理解。 课程设计目的 1．握计算机系统设计思想 2．握计算机部件工作原理和设计方法 3．解指令，程序和控制器之间的关系, 控制器的设计方法 4．握工程设计的特点，加强设计规范性 5．养独立分析和解决问题的能力 ??? 课程设计内容（一） 基于Verilog HDL设计并实现一个八位字长的计算机。 八位字长的运算器 指令系统和控制器 256~1k字节的存贮器 通用寄存器组 其它必要部件 课程设计内容（二） 单字节或双字节长加/减 单字节无符号乘法 16位除以8位除法 以上是基本要求，可自行增加其它功能 设计步骤 (一) 总体设计 1．设计计算机系统。 2．设计指令系统 3. 具体设计过程 1．设计计算机系统 要求设计的计算机系统能完成指定的功能。功能较强而又简洁。 设计计算机总体结构 画出计算机总体框图 规定各功能部件的功能 各功能部件之间数据通路的连接 2．设计指令系统 设计的指令系统必须保证能完成规定的各种运算， 应考虑指令的效率 为保证所规定的程序能运行，要求必须包括如下指令和寻址方式: 设计指令系统 (1)? mov类型：包括存取数、存数、和寄存器之间传送等指令。取数、存数指令应具有立即数，存储器立即寻址，寄存器立即寻址等方式 (2)? 运算类型：包括加法、减法及加1或减1、移位、取反等算术运算指令 (3)? 转移类型：无条件转移指令、条件转移指令 (4)? 停机指令 具体设计过程 1.计算机系统设计过程 2.指令系统设计过程 计算机系统设计过程 1.? 用Top Down设计方法，画出计算机总体结构框图 2.? 确定设计的计算机需要多少功能模块 3.? 确定每一个功能部件的功能，功能部件与外部的连接端口信号 4.? 各功能部件与数据总线连接方案 5.? 用Verilog HDL完成各功能模块设计 6. 用Verilog HDL完成各功能模块的测试文件 计算机系统设计过程 1.? 在ISE5.1开发平台上完成各功能模块的输入,综合和仿真 2.?将各功能模块互连实现整个计算机系统的设计 3.? 对计算机系统添加管脚约束文件 4.?完成算机系统的综合、设计实现、产生下载文件 5.? 用产生的下载文件对FPGA完成下载配置 指令系统设计过程 1．确定指令系统及指令编码 2．分析每条指令执行过程 （1）?确定执行一条指令所需的微操作数及节拍数 （2）确定系统时钟节拍数 （3）确定每个节拍对应的微操作 指令系统设计过程 3．用自己设计的指令系统编写的实现各种算术和逻辑运算，数据存储等程序。 功能部件的设计（1）??? 算机系统数据通路的设计 在设计数据通路时应考虑数据通路简单明了。 （2） 运算器的设计 运算器由ALU、通用寄存器堆GR、累加器寄存器AC、移位寄存器SHR、状态寄存器及数据选择开关等组成 能实现最常用的算术运算、逻辑运算及移位，数据传送等功能 具有进位（C）、结果为0（Z）等状态标志位 (3) 存储器的设计 实验平台提供512K?8的外部存储器。 8位机的存储器地址分别由地址寄存器和程序计数器提供，8位地址。 为了对计算机进行功能仿真，在设计计算机系统时要设计一个端口与外部存储器一致的存储器模块。对计算机进行功能仿真、测试完成后，在设计实现时用外部存储器替代设计的块存储器模块。 （4）控制器的设计 控制器包括脉冲源，启动电路，节拍发生器，程序计数器Pc、指令寄存器IR、地址寄存器AR和控制信号产生部件。 在实验板中脉冲源，启动电路等电路已设计并连接好。 （5） 数据总线 数据总线的数据源较多，要注意各个数据源在数据总线上是否冲突。 输入输出引脚配置 为FPGA分配输入输出引脚时，必须使其与实验平台的安排一致，不要随意安排。 输入输出引脚配置 为了观察计算机运行状态，需要把一些内部信号引到外部指示灯，如 ALU、指令寄存器、累加器寄存器、节拍与状态信号等，见FPGA引脚表三。 输入输出引脚配置 存储器地址和数据输入输出引脚配置见FPGA引脚表一和FPGA引脚表二。使用低8位地址和数据。在实验平台上低8位地址和数据已与地址和数据指示灯连接好。 存储器的读写和片选信号引脚配置见FPGA引脚表六中的存储器写FGPAWR（P28）、存储器读FPGARD（P31）、存储