DMA高速通信.docVIP

ADSP-21535 Blackfin的Mem DMA高速通信 摘要：针对ＡＤＳＰ－２１５３５ Ｂｌａｃｋｆｉｎ 的Ｍｅｍ ＤＭＡ 高速通信中的关键技术进行了讨论，分析了系统的内存管理，对ＤＭＡ的相关寄存器的配置进行了详细讲解，并给出了具体实例。对多种内存之间的ＤＭＡ列出了实际的指标评测，为该系列ＤＳＰ工程应用的高速通信设计提供了重要参考。 ??? 关键词： ADSP-21535, Blackfin Mem DMA ＡＤＳＰ－２１５３５ Ｂｌａｃｋｆｉｎ 是美国ＡＤ公司和Ｉｎｔｅｌ 公司于２００１年底联合推出的一款定点ＤＳＰ， ＲＩＳＣ指令结构，运作高效，具有十分优异的性能。该ＤＳＰ具有３００ＭＨｚ的主频，２个４０ｂｉｔ的ＭＡＣ（乘加器）和２个３２ｂｉｔ的ＡＬＵ（算术逻辑单元），４个８ｂｉｔ的视频处理单元，１６个地址寻址单元。该ＤＳＰ内部集成了３０８ＫＢ的ＲＡＭ，并具有丰富的外部接口，如ＰＣＩ、ＵＳＢ、ＳＰＩ、同步和异步串口等。同时，芯片内部设计了看门狗和多种定时器，充分满足软件工程稳定性的设计要求。值得一提的是，２１５３５可以动态地控制电压输入，调整运行频率，减少芯片功耗，十分适用于移动产品的设计。??? ２００２年底，ＡＤ公司在中国开始大规模推广Ｂｌａｃｋｆｉｎ系列的ＤＳＰ，２１５３５成为该系列的旗舰产品。由于该ＤＳＰ推出时间不长，相关文献几乎没有报道；而且，在许多接口性能方面，ＡＤ公司也没有对其给出准确的指标。根据通常的设计经验可知，新产品通常在某些方面没有达到设计要求。笔者所设计的高速通信板数据交换速度必须达２０Ｍ Ｗｏｒｄ／ｓ以上，因此对该ＤＳＰ的高速通信必须进行准确仔细的评估和设计。 ＡＤＳＰ－２１５３５的内存访问支持Ｉ／Ｏ方式、内存映射和多种ＤＭＡ方式，其中Ｍｅｍ ＤＭＡ（Ｍｅｍｏｒｙ ｔｏ ｍｅｍｏｒｙ ＤＭＡ）方式是最快的一种并行通信方式。因此，笔者在设计时选择了Ｍｅｍ ＤＭＡ作为高速通信方式。由于２１５３５支持多种内存，因此在设计Ｍｅｍ ＤＭＡ时，必须对２１５３５的内存管理有一个详细的了解。 １ ＡＤＳＰ－２１５３５的内存管理 ２１５３５的内存管理十分强大。它把存储器视为一个统一的４ＧＢ的地址空间，使用３２位地址。所有的资源，包括内部存储器、外部存储器、ＰＣＩ地址空间和Ｉ／Ｏ控制寄存器，都具有独立的地址空间。此地址空间的各部分存储器按照分级结构排列，以提供较高的性能价格比。一些快速、低延迟的存储器（如Ｌ１）的位置接近处理器核心，而低成本低性能的存储器远离核心。 芯片内部的３０８ＫＢ ＲＡＭ中，其中Ｌ１（一级缓存）５２ＫＢ，Ｌ２（二级缓存）２５６ＫＢ；外部地址访问空间可以高达７６８ＭＢ，通过ＥＢＩＵ（Ｅｘｔｅｒｎａｌ Ｂｕｓ Ｉｎｔｅｒｆａｃｅ Ｕｎｉｔ，外部总线接口单元）进行管理。ＥＢＩＵ支持多种内存，如ＳＤＲＡＭ、ＳＲＡＭ、ＲＯＭ、ＥＰＲＯＭ、ＦＬＡＳＨ、ＦＩＦＯ等。内存地址的具体配置空间如图１所示。??? Ｌ１作为ＤＳＰ的一级缓存，可以与ＤＳＰ的内核一样，运行在３００Ｍｂｐｓ的高速上。它分为三部分：１６ＫＢ的Ｉｎｓｔｒｕｃｔｉｏｎ Ｒａｍ（指令存储器）、，两块１６ＫＢ的Ｄａｔａ Ｒａｍ（数据存储器）、４ＫＢ的Ｓｃｒａｔｃｈｐａｄ Ｒａｍ（中间结果缓存）。指令存储器既可以作为ＳＲＡＭ，也可以配置为４路联合设置的Ｃａｃｈｅ。数据存储器能够配置成双路联合设置的Ｃａｃｈｅ或者ＳＲＡＭ；中间结果缓存只能作为ＳＲＡＭ使用。指令缓存和数据缓存都可以通过ＤＭＡ方式灌入数据，但是对于中间结果缓存这种方式不能使用。 Ｌ２作为ＤＳＰ的二级缓存，是一个统一的指令和数据存储器，能够根据系统设计要求同时存放代码和数据。Ｌ２具有ＤＳＰ核心同样的带宽，但是延迟时间较长，访问Ｌ２单个独立的地址时系统需要经过７个周期的延时，这时它的访问速度在４２．８Ｍｂｐｓ左右。所以如果程序比较大，必须在Ｌ２中编写程序时，通常将Ｌ１配置为Ｌ２的Ｃａｃｈｅ，这样，速度可以大大加快。 ２１５３５支持的片外存储器种类很多，值得一提的是它的ＳＤＲＡＭ控制器。２１５３５集成的ＳＤＲＡＭ控制器能够以ｆＳＣＬＫ（系统时钟，为核心时钟的若干分频）的速度，与多达４个Ｂａｎｋ的工业标准ＳＤＲＡＭ或者ＤＩＭＭ接口。每个Ｂａｎｋ可以配置为１６ＭＢ～１２８ＭＢ的存储器，符合ＰＣ１３３ ＳＤＲＡＭ的标准。 存储器的ＤＭＡ控制器提供高带宽的数据传输能力，它能够在内部Ｌ１／Ｌ２存储器和外部存储器（包括ＰＣＩ存储空间）之间执行代码或者数据的块传输。２ ＤＭＡ寄存器的配置 为了描述Ｍｅｍ ＤＭＡ序列，ＤＭＡ控制器使用一套名为描述子块（Ｄｅｓｃｒｉｐｔｏｒ）的参数。当需要后继的ＤＭＡ序列时，这些描述子块被链接起来。这样，一个ＤＭＡ序列完成时能够自动初始化下一个序列，并将其启动。