西安邮电学院数电课程设计22.docVIP

西安郵電學院（1）总体设计   总体设计框图： 如上图所示，时钟脉冲产生电路形成时钟脉冲，此脉冲输入输入计时电路，且计时电路外接译码电路和数码管，显示计时。选手按钮模块输出进入锁存模块，保持第一个选手号码并有数码管显示出来。中心的控制电路，分别控制违规抢答，抢答暂停。4.单元电路的设计（1）时钟脉冲模块：通过555的分频来实现我们所需要的时钟脉冲如下图所示：形成波形：（2）计时模块该部分主要由两个74LS161级联而成，在161的输出端再用非门把正计时转化成倒计时，由于161是模16的计数器，为了完成模10 的计数，利用置入端LD非和进位端CO，因为实现的是模40的倒计时，所以在高位片的置入1100，低位片置入0110，最后接到由74LS47和数码管连而成的显示部分。（3）锁存模块　该部分主要是由74LS75实现的，此元件是低端有效。当四个选手抢答时，输入的信号为“1”，并输入四输入的或非门，其输出接入75的使能端（E1-2和 E3-4），这样就通过“0”，把75锁定，完成锁定功能。 1号选手 2号选手 3号选手 4号选手 E1-2和 E3-4 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 表达式：E=1+2+3+4电路图如下 （4）控制模块违规抢答： 真值表（提前