数字钟实验报告同济大学.doc

电子电路课程设计总结报告 同济大学 项目名称：数字钟 学院：机械工程学院 专业： 班级： 姓名： 指导老师： 一、课程设计题目……………………………………3 二、课程设计的任务课程设计课程设计的……………………5 五、课程设计的总电路图 …………………………9 六、元器件的使用说明………………………………11 七、课程设计的心得体会……………………………15 八、参考文献…………………………………………15 一、课程设计题目: 数字钟 二、课程设计任务和基本要求: 1）设计时、分、秒小时的计时24进位,分和秒60进位；能快速校时 各部件 时钟振荡电路。 555定时器与RC组成的多谐振荡器可以产生1kHz的方波信号，可以作为时间标准信号源。 秒脉冲产生电路。 分频器电路将1kHz的方波信号经1000次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 计数电路。 电子时钟分为小时、分钟和秒，其中小时为二十四进制，分钟和秒均为六十进制，输出可用数码管显示，所以要求二十四进制00100011计数，六十进制01100000计数，并且均为8421编码形式。 校时校分电路。 在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。通常可以在整点时刻和利用电台或电视台的信号进行校准，也可以在其他时刻利用别的时间标准进行校对。 译码驱动电路。 译码驱动电路将计数器输出的8421码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 显示数码管。 本设计选用LED七段数字显示数码管，检验选用四段数字显示。 课程设计的 分频器 74LS160在级联使用时一定注意两个使能端EP、ET的设置，只有两个均为高电平才能计数，当第三级控制时一定是第一级和第二级一同控制第三级。如下图所示，第二级的EP、ET一同由第一级的RCO控制，第三级的EP由第二级的RCO控制，而ET由第一级的RCO控制，这样保障了第三级的进位是前两个芯片均计满益处时。 60进制计数器 由两片74LS290构成六十进制计数器，联接方式如下图，将一片74LS290作为个位（下图芯片1），另一片74LS290作为十位（下图芯片2）。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP0。下图电路即可作为秒计数器，也可作为分计数器: 图4 60 进 制 计 数 器 24进制计数器 由两片74LS290构成的二十四进制计数器，连接图如下：将一片74LS290作为个位（下图芯片1），另一片作为十位（下图芯片2），当个位值是4，同时十位值是2的时候，两片同时清零。 图5 24 进 制 计 数 器 译码显示电路 译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用与驱动LED七段数码管的译码器常用的有74LS247。74LS247是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R作为限流电阻。在模拟过程中,我们直接选用带有译码器的显示器，也就是将译码器和显示器合并成一个元件。 图6 译码显示电路 校正模块 校正电路的工作原理：校时校分电路基本一致，这里只仿真校分电路，方法是控制六十进制的时钟输入端CP，使用两个三态门或者把秒进位信号（V2信号源仿真）加入，或者把校分的按键信号J1加入，J2用来控制校分和计分切换，由于两个三态门U10A和U11A的使能端有效电平刚好相反，J2接地时为校分功能，J2不接地时为计分功能。校时电路与此电路基本一致。 图9 时校正连接电路 上电复位 在计数器清零端处接一个或门即可。 五、总电路图： 六、元器件的使用说明： 集成异步十进制计数器74LS90 集成异步十进制计数器74LS90它是二-五-十进制计数器，若将Qa与CPB相连从CPA输入计数脉冲其输出Qd、Qc、Qb、Qa便成为8421码十进制计数器；若将Qd与CPA相连，从CPB输入计数脉冲其输出Qd、Qc、Qb、Qa便成为5421码十进制计数器。74LS90具有异步清零和异步置九功能。当R0全是高电平，R9至少有一个为低电平时，实现异步清零。当R0至少有一个低电平，R9全是高电平时，实现异步置九。当R0、R9为低电平时，实现计数功能。 8421 BCD码十进制 5421 BCD码十进制 74LS90功能表如下: 输入 输出 R01 R02 R91 R92 Qd Qc Qb QA H H L