迎接10nm时代如何取得更出色的表现-Mentor.PDFVIP

迎接10nm时代如何取得更出色的表现-Mentor.PDF

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
迎接10nm时代如何取得更出色的表现-Mentor

迎接 10nm 時代 : 如何取得更出色的表現 毋庸置疑,這一行業趣味無窮,讓人樂在其中。我們每年滿懷期待的就是最先進的 積體電路(IC )技術。幾年前,我們的重點還是20 奈米制程 ,而今年則是16/14nm ,而 且私下裡已經有關於10nm 的傳言了。此時正值美國的棒球季,用棒球來比喻我們的行 業現狀,似乎再恰當不過了。本壘區的擊球手全身心地投入比賽,面對可能來自任何方 向、時速90 英里的擲球,嘗試占壘並得分,而下一個擊球手正蓄勢待發,一邊熱身一 邊觀察投手,分析他的下一步動作。他希望自己在開始行動前做好充分的準備,無論投 手向他扔來什麼,他都能鎮定自若。 那麼,在我們自己的棒球角逐中,我們處於技術節點生命週期的哪個階段呢? 僅僅幾年前,鋪天蓋地的宣傳都是向20nm 邁進。而現在,20nm 早已“占壘”並已 量產。不少客戶已經將20nm 制程方案投入生產,而且這種產品將會越來越多。  Xilinx 設計定案首個20nm 全可程式設計設備  KnCMiner 敲定世界首台20nm 比特幣特定用途積體電路(ASIC )挖礦機設計方 案  TSMC 即將生產Apple 2014 年20nmA8 處理器 今年,16/14nm 技術已經上壘,且有望得分。大家應該記得,16 和14nm 本質上是 同一工藝制程的兩種說法,即鰭式場效應(FinFET )電晶體的20nm 後段制程(BEOL )。 事實上,這一技術節點仍處於發展階段,已進入早期投產並有望在今年下半年維持現狀。 目前僅有幾十個測試晶片和早期晶片產品下線。  TSMC 與開放創新平臺(OIP )生態系統合作夥伴共同推出16FinFET 和3D 積體 電路(IC )參考流程  Altera 和Intel 加大生產合作力度,開發?  SK Hynix 開始全面量產16nm 存儲型快閃記憶體  Samsung 和GLOBALFOUNDRIES 打造戰略合作,通過多種管道提供 14nmFinFET 半導體技術  Samsung 的14nmFinFET 製程技術生態系統準備就緒,手機消費者和資訊技術(IT ) 基礎設施片上系統(SoC )應用程式將受益  Ansys 和Intel 合作為Intel 客製化代工部門客戶推出功耗POWER 、電遷移EM 和 可靠度 signoff 參考流程  Intel 為代工部門客戶定制的14nm 製程中完全可採用Mentor Graphics 的工具軟體 10nm 也已準備就位。10nm 的工藝開發正在有序進行,早期的IP )開發目前已進入 代工廠並形成自己的生態圈。10nm 已經蓄勢待發,即將迎來第一批客戶測試晶片,並 將於2014 年下半年持續增長,2015 年將迎來更猛的發展態勢。  Samsung 引進先進的輕薄智慧手機及平板電腦記憶存儲解決方案  UMC 加入IBM 晶片聯盟,進行10 奈米製程開發  TSMC 未來重要項目研發概要  Intel 細化10 奈米 、7 奈米和5 奈米製程規劃 那麼,這些節點登場後,將分別面臨哪些曲線球和快球呢? 這些節點對設計師的影響最大。設計師需要設計出與垂直整合製造商(IDM )或代 工廠的設計規則相符的電路系統和佈局,隨著新的更複雜的設計規則的引進,在20nm 及以下,節點的難度急劇增大,給設計師帶來更加嚴峻的挑戰。20nm 節點還引進了雙 重曝光技術(Double Patterning ),要理解設計的產品如何投入實際生產和將會面臨的各 種問題,對設計師來說又是另一項挑戰。要設計並驗證能在2 層掩模間精確走線的佈局, 意味著設計師需要接受並熟悉大量全新的設計理念和規則。20nm 將面臨最小填充到最 大填充的轉變。 16/14nm節點在維持其他20nmBEOL 的基礎上,引進了一種新的電晶體設計(FinFET )。 FinFET 設計的優勢在於其具有明顯的IC 性能和功率優勢,但新的電晶體設計帶來了對 更加準確的電容參數提取(PEX )模型的需求及更複雜的填充需求,還有一如既往的複 雜的設計規則驗證 (DRC )。 10nm 節點將面臨更多激動人心的挑戰。10nm 給我們帶來了較之於前一代製程30% 以上的DRC 增加,這是我們從40nm 節點就一直在拼命追趕的。20 奈米時一些雙重曝 光分色的佈局已經有支援且是

文档评论(0)

sunshaoying + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档