[工学]第13_14次课——第6章 时序逻辑电路.ppt

例6.3.6 试利用串行进位方式由74LS160构成24进制加法计数器 解：24可分解成4×6（或者3×8、2×12)，则先将两片74LS160构成4进制和6进制计数器，再连接，其实现电路如图6.3.31所示。 例6.3.7 试利用并行进位方式由74LS161构成32进制加法计数器 解：可将32分成16×2(或8×4)，则电路如图6.3.32所示。 b.若要实现的M进制（如31进制）不可分解成两个小于N的因数相乘，则要采用整体置零法或整体置数法构成。 （2)整体置零方式和整体置数方式 首先将两片N进制计数器按串行进位方式或并行进位方式联成N×N M 进制计数器，再按照NM的置零法和置数法构成M进制计数器。此方法适合任何M进制（可分解和不可分解）计数器的构成。 例6.3.8 利用74LS160接成29进制计数器。 解：采用整体置零法的实现电路如图6.3.33(a)所示，采用整体置数法的实现电路如图6.3.33(b)所示 (a)异步整体置零 (b)同步整体置数 图6.3.33 例5.3.7 试利用置零法和置数法由两片74LS161构成53进制加法计数器。 解：若由74LS161构成53进制计数器，其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码，再根据整体置数法或整体置零法实现53进制。 （53)D＝（110101)B 利用整体置数法由74LS161构成53进制加法计数器如图6.3.34所示。 例6.3.8 试用一片74LS290分别接成8421异步十进制计数器、5421异步十进制计数器和异步六进制计数器。 解： (1) 8421异步十进制计数器：将CLK1和Qo相接，计数脉冲由CLKo输入，从由Q3Q2Q1Q0输出，即为8421异步十进制计数器。 图6.3.35就是其连接电路及状态表。 (2) 5421码异步十进制计数器： 将Q3与CLK0相接，计数脉冲由CLK1输入，从Q0Q3Q2Q1输出则为5421码十进制计数器， 其实现电路与状态表如图6.3.36所示。 (3) 异步6进制计数器： 先将74LS290构成8421异步十进制计数器，再利用置零端和置九端构成异步六进制计数器。其实现电路如图6.3.37所示。 四 、移位寄存器型计数器 1.环形计数器 电路如图6.3.38所示，将移位寄存器首尾相接，则在时钟脉冲信号作用下，数据将循环右移。 图6.3.38 设初态为1000,则其状态转换图为 注：此电路有几种无效循环，而且一旦脱离有效循环，则不会自动进入到有效循环中，故此环形计数器不能自启动，必须 将电路置到有效循环的某个状态中。 图5.3.39 为能自启动的环形计数器的电路,与图6.3.38所示电路相比，加了一个反馈逻辑电路。 其状态方程为 则可画出它的状态转换图为 有效循环 1.环形计数器结构简单，不需另加译码电路；2.环形计数器的缺点是没有充分利用电路的状态。n位移位寄存器组成的环形计数器只用了n个状态，而电路共有2n个状态。 2. 扭环形计数器 移位寄存器型计数器的结构可表示为图6.3.40所示的框图形式。 其反馈电路的表达式为 环形计数器是反馈函数中最简单的一种，其D0=Qn－1 图6.3.41为环扭形计数器（也叫约翰逊计数器），其D0=Q?3 图6.3.41 其状态转换图为 此电路不能自启动！！！ 为了实现自启动，则将电路修改成图6.3.42所示电路。 其状态转换表为 n位移位寄存器构成的扭环型计数器的有效循环状态为2n个，比环形计数器提高了一倍; 在有效循环状态中，每次转换状态只有一个触发器改变状态，这样在将电路状态译码时不会出现竞争－冒险现象; 虽然扭环型计数器的电路状态的利用率有所提高，但仍有2n－2n 个状态没有利用。 ?扭环型计数器的特点 6.3.3* 顺序脉冲发生器 在一些数字系统中，有时需要系统按照事先规定的顺序进行一系列的操作，这就要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号，能产生这种信号的电路就是顺序脉冲发生器。 1. 由移位寄存器构成： 可以由移位寄存器构成环形计数器，它就是一个顺序脉冲发生器。 电路和波形如图6.3.43所示 注：此电路的特点是结构简单，不需译码电路，缺点是所用触发器的数目比较多，而且需采用自启动反馈逻辑电路。 2.由计数器和译码器构成的顺序脉冲发生器 图6.3.44为由74LS161构成的8进制计数器和3－8译码器构成的顺序节拍脉冲发生器。 图6.3.44 输出波形如图所示 在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，这样的信号称为序列信号，产生序列信号的电路称为序列信号发生器。 构成序列信号发生器的方法很多，