[工学]第8章 可编程逻辑器件.ppt

第八章 可编程逻辑器件 8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 8.4 通用阵列逻辑（GAL） 8.5 可擦除的可编程逻辑器件（EPLD） 8.6 现场可编程门阵列（FPGA） 8.7 PLD的编程 8.8 在系统可编程逻辑器件（ISP－PLD） 教学学时：6 教学内容与重点： 本章的重点在于介绍PLD的特点、原理和应用。重点内容有FPLA、PAL、GAL、EPLD、FPGA等各种PLD器件的结构特点、工作原理和使用方法，并介绍编程方法。 教学目的： 让学生了解各种PLD器件的结构特点、使用方法。学会用PLD器件设计数字电路。 8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 任何一个逻辑函数都可以写成与或表达式的形式。所以FPLA由可编程的与阵列和或阵列以及输出缓冲电路构成。 如图8.2.1 FPLA的规格用输入变量数、与阵列输出端数和或阵列输出端数的乘积来表示。具有熔丝和叠栅注入式MOS两种编程单元。如： 82S100是一个双极型熔丝编程单元，其规格为16×48×8 为了控制输出的极性，还经常采用带可编程异或的输出结构，如图8.2.2. 2.时序逻辑型FPLA基本结构 8.3 可编程阵列逻辑（PAL） PAL是70年代后期开始推出的一种PLD器件，采用双极型工艺，熔丝编程。 8.3.1 PAL器件的基本电路结构 8.3.2 PLA的几种输出电路结构和反馈形式 一、专用输出结构 二、可编程输入输出结构 三、寄存器输出结构 四、异或输出结构 五、运算选通反馈结构 当采用PAL16R4时，触发器的输出和表8.3.2中Y信号反相，转换后得到表8.3.3.化简后得到状态方程组为 8.4 通用阵列逻辑（GAL） 为了克服PAL器件存在的缺点LATTICE公司于1985年首先推出了另一种新型的可编程逻辑器件——通用阵列逻辑GAL。 特点: ●采用电可擦除的CMOS（E2CMOS）制作. ● 输出端设置了可编程的输出逻辑宏单元OLMC（系 Output Logic Macro Cell的缩写）。通过编程对OLMC编程，实现各种输出电路工作模式，从而增强了器件的通用性。 2. 编程单元 ●每个与阵列的编程交叉点上，都是E2MOS编程单元。如图 8.4.2 输出逻辑宏单元OLMC 1. OLMC的基本结构 8.4.3 GAL 输入特性与输出特性 1.输入特性 2.输出特性 8.5 可擦除的可编程逻辑器件（EPLD） 8.5.1 EPLD的基本结构和特点 ●它采用CMOS和UVEPRO工艺制作，SIMOS管作为编程单元，所以低功耗、高噪声容限、可靠性高、可改写、集成度高、造价便宜。目前EPLD产品的集成度最高已达1万门以上。 ●输出部分采用了类似于GAL器件的OLMC。可以对OLMC编程，而且还可对OLMC中的触发器预置数和异步置零。 ●为了提高与或逻辑阵列中乘积项的利用率，有些EPLD的或逻辑阵列部分也引人了可编程逻辑结构。 ●大多数情况下与或逻辑阵列中每组乘积项数目不同。 8.5.2 EPLD 的与-或逻辑阵列 8.5.3 EPLD的输出逻辑宏单元（OLMC） 1. AT22V10的OLMC电路结构图 2. ATV750的OLMC电路结构图 8.6 现场可编程门阵列（FPGA） 8.6.1 FPGA的基本结构 特点： ●由三种若干独立的可编程模块和一个存放编程数据的静态存储器构成。密度很高，可达3万门/片以上。 ●通过编程，可以灵活地组合各种数字系统 ●缺点是传输时间是不确定的，限制了工作速度。 存放编程数据的静态存储器是易失性的。需配备存放数据的EPROM，每次开机重新加载，且保密性不好。 静态存储器中的数据是决定各模块工作状态的编程数据，每个存储单元如下： 8.6.2 FPGA的IOB和CLB（以Xilinx公司的XC2064为例） 一、IOB XC2064有56个可编程的I/O口，每个I/O口如图8.6.3所示。 二、CLB XC2064具有64个可编程的CLB，排列成8×8矩阵，每个CLB包含组合和存储电路以及控制电路，如图8.6.4所示。 图8．6．6所示电路是用NMOS管构成的通用逻辑模块，A、B是两个输人变量，F为输出逻辑函数，C0、C1、C2、C3是编程控制信号。 8.6.3 FPGA的互连资源 FPGA内有金属线、开关矩阵SM（Switching Matrices)和可编程连接点PIP(Programm