[理学]第2章 FPGA CPLD器件.ppt

东华理工大学信息与电子工程学院 2.1 PLD的分类 PLD的集成度分类 按结构特点分类 1.基于乘积项(Product-Term)结构的PLD器件 基于与或阵列 PROM,PLA,PAL,GAL;EPLD,CPLD 2.基于查找表(Look Up Table,LUT)结构的PLD器件 基于静态存储器(SRAM)和数据选择器(MUX) Cyclone,FLEX10K,ACEX1K,XC4000,Spartan PLD连接表示法 2.3 低密度PLD的原理与结构 2.4 CPLD的原理与结构 典型CPLD器件的结构 2.5 FPGA的原理与结构 典型FPGA的结构 2.6 FPGA/CPLD的编程元件 2.7 边界扫描测试技术 2.8 FPGA/CPLD的配置 2.8 FPGA/CPLD的配置 2.9 FPGA/CPLD产品概述 2.9 FPGA/CPLD产品概述 2.9 FPGA/CPLD产品概述 2.9 FPGA/CPLD产品概述 习 题 引 脚 描 述 功 能 TDI 测试数据输入 (Test Data Input) 测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。 TDO 测试数据输出 (Test Data Output) 测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。 TMS 测试模式选择 (Test Mode Select) 控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。 TCK 测试时钟输入 (Test Clock Input) 时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。 TRST 测试复位输入 (Test Reset Input) 低电平有效，异步复位边界扫描电路(在IEEE规范中，该引脚可选)。 边界扫描IO引脚功能 边界扫描数据移位方式 未编程前先焊接安装 减少对器件的触摸和损伤 不计较器件的封装形式 系统内编程--ISP 样机制造方便 支持生产和测试流程中的修改 在系统现场重编程修改 允许现场硬件升级 迅速方便地提升功能 ISP(In-System Programmable)功能提高设计和应用的灵活性 下载接口引脚信号名称 引脚 1 2 3 4 5 6 7 8 9 10 PS模式 DCK GND CONF_DONE VCC nCONFIG - nSTATUS - DATA0 GND JATG模式 TCK GND TDO VCC TMS - - - TDI GND USB-Blaster下载电缆 JTAG方式的在系统编程 CPLD编程下载连接图 JTAG方式的在系统编程 多CPLD芯片ISP编程连接方式 使用PC并行口配置FPGA 多FPGA芯片配置电路 FPGA（基于SRAM结构）专用配置器件 FPGA的配置电路原理图 FPGA专用配置器件 EPCS器件配置FPGA的电路原理图 使用单片机配置FPGA 用89C52进行配置 Lattice公司CPLD器件系列 ispLSI器件的结构与特点 （1）采用UltraMOS工艺。 （2）系统可编程功能，所有的ispLSI器件均支持ISP功能。 （3）边界扫描测试功能。 （4）加密功能。 （5）短路保护功能。 Lattice公司CPLD器件系列 ispMACH4000系列 FPGA:Lattice EC 、ECP系列 (DSP乘法器) ispMACH4000系列CPLD器件有3.3V、2.5V 和 1.8V 三种供电电压，分别属于 ispMACH 4000V、ispMACH 4000B 和 ispMACH 4000C 器件系列。 Lattice公司的可编程模拟芯片ispPAC Xilinx公司的FPGA和CPLD器件系列 1. Virtex-4系列FPGA 2. SpartanⅡ Spartan-3 Spartan 3E器件系列 3. XC9500 XC9500XL系列CPLD 4. Xilinx FPGA配置器件SPROM(Serial PROM) 5. Xilinx的IP核 通用类、DSP、UART、总线接口、网络、通信等 Altera公司FPGA和CPLD器件系列 1. Stratix II 系列FPGA 2. Stratix系列FPGA 3. ACEX系列FPGA 4. FLEX系列FPGA 5. MAX系列CPLD 6. Cyclone系列FPGA低成本FPGA 7. Cyclone II系列FPGA 8. MAX II系列器件