[计算机硬件及网络]第二章微机原理与接口技术.pptVIP

第2章 8086 CPU结构 2.1 8086微处理器内部基本结构 2.1.1 8086 CPU的内部结构 1. 执行部件（EU） ① 算术逻辑运算单元 它是1个16位的运算器，可用于8位、16位二进制算术和逻辑运算，也可按指令的寻址方式计算寻址存储器所需的16位偏移量。 ② 通用寄存器组 它包括4个16位的数据寄存器AX、BX、CX、DX和4个16位指针与变址寄存器SP、BP与SI、DI。 ③ 标志寄存器 它是1个16位的寄存器，用来反映CPU运算的状态特征和存放某些控制标志。 ④ 数据暂存寄存器 它协助ALU完成运算，暂存参加运算的数据。 ⑤ EU控制电路 它负责从BIU的指令队列缓冲器中取指令，并对指令译码，根据指令要求向EU内部各部件发出控制命令，以完成各条指令规定的功能。 2. 总线接口部件 总线接口单元BIU由1个20位地址加法器、4个16位段寄存器、1个16位指令指针IP、指令队列缓冲器和总线控制逻辑电路等组成。8086的指令队列由4个字节构成。 ① 地址加法器和段寄存器 地址加法器将16位的段寄存器内容左移4位，与16位偏移地址相加，形成20位的物理地址。 ② 16位指令指针IP 指令指针IP用来存放下一条要执行指令在代码段中的偏移地址。 ③ 指令队