毕业设计（论文）-高速数据采集系统原理分析和设计精选.docxVIP

目 录1.高速数据采集的相关基础知识11.1数据采集系统的基本组成11.2 A/D转换的过程11.3高速数据存储21.4 数据采集基本原理32 高速数据采集系统的方案62.1基于单片机AT89C51的数据采集系统设计62.3 基于FPGA高速数据采集系统92.3基于DSP的高速数据采集处理系统112.数模转换器(D/A)的选择133 高速数据采集系统的方案分析比较154高速数据采集系统的设计164.1 设计思想164.2 设计方案165.硬件设计185.1 AT89C51单片机185.2模数转换器ADC0809195.3 单片机与虚拟终端的通信215.4 LED数码显示器的应用原理245.5 总设计图256.软件设计266.1 流程图266.2 源程序277.仿真结果及性能分析327.1仿真结果327.2性能分析338.心得体会349.参考文献35本科生课程设计成绩评定表361.高速数据采集的相关基础知识1.1数据采集系统的基本组成数据采集系统一般由数据采集、数据处理、处理结果的实现与保存三个部分构成。数据采集指被测信号经过放大、滤波、A/D转换，并将转换后的数据送入计算机。这里要考虑干扰抑制、带通选择、转换准确度、采样/保持及与计算机接口等问题。数据处理指由计算机系统根据不同的要求对采集的原始数据进行各种数学运算。处理结果的实现与保存指处理后的结果在X-Y绘图仪、电平记录器或CRT上浮现出来，或者将数据存入磁盘形成文件保存起来，或通过线路送到远地。图1 数据采集系统的组成1.2 A/D转换的过程模拟量转换为数字量，通常分成三个步骤进行。这就是采样保持、量化与编码。连续的模拟信号x(t)按一定时间间隔采样-保持后得到台阶信号，在经过量化变为量化信号，最后编码转换为数字信号X(n)。在现代ADC器件中，这三个步骤一般合起来在一个器件中完成。转换过程可以用图2表示：图2 模数转换过程1.3高速数据存储1.分时存储分时存储技术利用一个高速锁存器将采集的高速数据锁存，而后利用多个相对慢速的存储器对数据进行存储以保证数据存储的可靠性。由于多个静态存储器分时参与了数据存储的过程，使得多个慢速静态存储器分时存储操作过程进行了叠加，其效果等效于一个高速静态存储器的操作。2.数据降速存储所谓数据降速存储技术，就是对在数据存储之前将高速数据的速度降低到低速存储器可以及时存储的程度。该方法避免了多个存储器的使用，只需利用一个大容量的存储器就可以实现数据的存储，实现起来相对分时存储简单。设计中可以利用串并转换电路对数据进行降速处理以满足后续的存储器速度较低的要求。串并转换电路的基本原理为数据的串并转换，将数据依次存入串行移位寄存器中，然后并行输出，降低了传输数据的速度，以满足存储器工作速度的要求。1.4 数据采集基本原理1.数据采集过程取样就是利用取样脉冲序列，从连续信号中抽取一系列的离散样值。这种离散信号通常称为“取样信号”，以表示。在一般情况下，取样输出是取样脉冲序列与连续信号的乘积。（1） 对于实际的高速A/D，采样过程并不是理想的，保持电路可能会存在孔径效应，而影响编码，最终影响数据的原始性，在选用高速A/D时，一般选模拟带宽较宽的A/D比较好。2.采样采样可以看作是一个脉冲调幅的过程。 其中：，当的脉冲宽度时，就接近理想采样，变为脉冲，接近函数 （2） （3） 将（3）式代入上式（4） 当然实际情况可以将近似看作以便于分析模拟信号经采样后，频谱会发生周期延拓。（5）其中，也就是采样角频率，由傅氏级数理论可得 （6） （7） 对于采样信号频谱（8） 当信号采样后，要能恢复为原来所包含的信息，在保证频谱不发生混叠的情况下，我们可以将采样信号通过一个理想低通滤波器，这个理想低通滤波器只让基带频谱通过，因而滤波器的带宽应等于折叠频率。 （9） 从频域上看，由（8）式可知，能通过低通滤波恢复。下面从时域来看其恢复的过程。理想低通的冲激响应（10）其输出（11）（12）（12）式称为内插函数。将（12）式代入（11）式有：（13） 式（13）即