[理学]02：DSP原理及应用——第2章DSP芯片的硬件结构第2次课讲稿.pptVIP

四川大学 TMS320C54x的组成 TMS320C54x的硬件结构图 ’C5402共有144个引脚，引脚分布如图。 TMS320C5402引脚： 1. 电源引脚 电源电路 2．时钟引脚 时钟电路设计－内部振荡电路 时钟电路设计－晶体振荡电路 3．控制引脚 专用复位芯片和单片机两种复位方式 外扩数据存储器电路设计 外扩程序存储器电路 液晶显示电路设计 3条数据总线分别与不同功能的内部单元相连接。 CB和DB用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。 ’C54x读/写操作占用总线情况 测试程序： .text _c_int00: SSBX XF CALL DELAY RSBX XF CALL DELAY B _c_int00 DELAY: STM #999,BRC RPTB done-1 RPT #9999 NOP done: RET .end 8. 测试引脚 ’C5402芯片具有符合IEEE1149.1标准的在片仿真接口。 TCK：测试时钟输入引脚； TDI：测试数据输入引脚； TDO：测试数据输出引脚； TMS：测试方式选择引脚； TRST：测试复位引脚； EMU0：仿真器中断0引脚； EMU1/OFF：仿真器中断1引脚/关断所有 输出引脚。 在片仿真接口电路 2.3 ’C54x的内部总线结构 TMS320C54x的结构是以8组16位总线为核心，形成了支持高速指令执行的硬件基础。 总线结构 1组程序总线PB 3组数据总线CB、DB、EB 4组地址总线PAB、CAB、DAB、EAB 1．程序总线PB 主要用来传送取自程序存储器的指令代码和立即操作数。 2．数据总线CB 、DB和EB 3．地址总线PAB、CAB、DAB和EAB 用来提供执行指令所需的地址。 ? ? 外设写 ? ? 外设读 ? ? ? ? ? ? 双数据读/系数读 ? ? ? ? 数据读/数据写 ? ? 单数据写 ?(lw) ?(hw) ?(lw) ?(hw) 32位长数据读 ? ? ? ? 双数据读 ? ? 单数据读 ? ? 程序写 ? ? 程序读 EB DB CB PB EAB DAB CAB PAB 数据总线 程序总线 地址总线 读/写方式 * TM * 《DSP原理及应用》 成都理工大学工程技术学院 石坚 第2章 TMS320C54x的硬件结构 * TM 成都理工大学工程技术学院电子信息工程系 《DSP原理及应用》 授课人：石坚 （讲师） 第2次课 QQ： 224166320 第2章 TMS320C54x的硬件结构 2.1 ’C54x的基本结构 2.2 ’C54x的主要特性和外部引脚 2.3 ’C54x的内部总线结构 2.1 ’C54x的基本结构 TMS320C54x（简称’C54x） ●TI公司设计的16位定点数字信号处理器 ●采用改进的哈佛结构，具有高度的操作灵活性和运行速度 ● 适应于远程通信等实时嵌入式应用的需要，现已广泛地应用于无线电通信系统中。 2.1 ’C54x的基本结构 1. ’C54x的主要优点 ① 围绕1组程序总线、3组数据总线和4组地址总线而建立的改进哈佛结构，提高了系统的多功能性和操作的灵活性。 ② 具有高度并行性和专用硬件逻辑的CPU设计，提高了芯片的性能。 ③ 具有完善的寻址方式和高度专业化指令系统,更适应于快速算法的实现和高级语言编程的优化。 ④ 模块化结构设计，使派生器件得到了更快的发展。 ⑤ 采用先进的IC制造工艺，降低了芯片的功耗,提高了芯片的性能。 ⑥ 采用先进的静态设计技术，进一步降低了功耗，使芯片具有更强的应用能力。 2. ’C54x的内部结构 中央处理器CPU I/O功能扩展接口 内部总线控制 特殊功能寄存器 数据存储器RAM 程序存储器ROM 串行口 主机通信接口HPI 定时系统 中断系统 2. ’C54x的内部结构 PAGEN DAGEN 系