[信息与通信]第一讲 EDA概述.pptVIP

杭州康芯电子 EDA技术及应用 李 澎 进度安排 EDA技术概述（4学时） 图形化设计（8学时） VHDL语言编程设计（12学时） 上机实验（12学时） 参考书目 《EDA技术与VHDL（第2版）》潘松，黄继业 编著 清华大学出版社 《Altera FPGA/CPLD设计（基础篇）——Altera公司推荐FPGA/CPLD培训教材》吴继华，王诚 编著 人民邮电出版社 《基于Quartus Ⅱ的FPGA/CPLD数字系统设计实例》 周润景，图雅，张丽敏　 编著 电子工业出版社 考试安排 平时成绩（10分） 实验成绩（30分） 期末考试（60分） 第一讲 EDA技术概述 EDA技术及其发展 PLD概述 CPLD器件结构及特点 FPGA器件结构及特点 FPGA与CPLD比较 新一代可编程逻辑器件简介 程序下载 常用EDA工具软件 PLD的发展历程 PLD大致的演变过程 20世纪70年代，熔丝编程的PROM和PLA器件是最早的见可编程逻辑器件。 20世纪70年代末，对PLA进行了改进，AMD公司推出了PAL器件。 20世纪80年代初，Lattice公司发明电可擦写的、比PAL更灵活的GAL器件。 20世纪80年代中期，Xilinx公司提出现场可编程（ISP）,同时生产出了世界上第一个FPGA器件。同一时期，Altera公司推出EPLD器件，较GAL器件有更高的集成度，可以用紫外线或电擦写。 20世纪80年代末，Lattice公司推出一系列具备在系统可编程能力的CPLD器件，将可编程逻辑器件的性能和应用技术推向了一个全新的高度。 20世纪90年代后，可编程逻辑集成电路技术进入飞速发展时期。器件的可编程门数超过了百万，并出现了内嵌复杂的功能模块（如加法器、乘法器、RAM、CPU核、DSP核、PLL等）的SOPC。 PLD的分类 其他的分类方法结构上：乘积项结构器件，如大部分简单PLD和  CPLD 查找表结构器件，如FPGA编程工艺：熔丝型器件，如PROM，OTP器件 反熔丝型器件，如Actel公司的FPGA EPROM型，紫外线擦除的PLD EEPROM型，如现有大部分CPLD SRAM型，查找表结构，大部分FPGA Flash型，可以实现多次编程 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户通过原理图或HDL语言描述了一个逻辑电路以后，CPLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。（真值表） 下面是一个4输入与门的例子 FLEX体系架构包括如下组成部分(p43) 逻辑阵列块(Logic Array Block) LAB 嵌入式阵列块(Embedded Array Block) 逻辑单元 (Logic Element) LE I/O单元(IO Cell) 快速互联通道(Fast Track) 举例 EPF10K30EQC208-3 FLEX 10K系列，30,000个逻辑单元，EQFP封装，商业级，208个管脚，速度级别3 EP2SGX90FF1508C3N Stratix II GX系列， 90,000个逻辑单元，FBGA封装，商业级，1508个管脚，速度级别3，N表示无铅 DIP (Dual In-line Package)双列直插式封装 绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装有两排引脚，需要插入到具有DIP结构的芯片插座上。也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。 DIP封装具有以下特点： 适合在PCB上穿孔焊接，操作方便。 芯片面积与封装面积之间的比值较大（理想状态下芯片面积和封装面积之比为1：1最好） PQFP (Plastic Quad Flat Package) PQFP封装的芯片的四周均有引脚，其引脚总数一般都在100以上，而且引脚之间距离