机顶盒传输流解复用器中缓存管理器的FPGA实现.pdfVIP

机顶盒传输流解复用器中缓存管理器的FPGA 实现 王姝慧，徐钊 中国矿业大学信息与电气工程学院，江苏徐州（221008 ） E-mail: Karen5259@163.com 摘 要：本文从机顶盒主芯片的一个IP 核——传输流解复用器的开发入手，重点讨论了其 中缓存管理器的主要功能和设计要求。在合理选择和配置FPGA 器件的基础上，利用EDA 技术，通过VHDL 语言的编写和仿真验证，实现了缓存管理器的功能。 关键词：信源解码器，缓存管理器 ，FPGA 1 引言 数字电视机顶盒接收各种传输介质来的数字电视和各种数据信息，通过解调、解复用、 解码和音视频编码(或者通过相应的数据解析模块) ，在模拟电视机上观看数字电视节目和各 种数据信息[1]。目前我国机顶盒的信源解码关键芯片主要依赖进口，产品技术上受制于人， 在性能、技术及价格等方面缺乏竞争优势[2] 。为此，天津通信广播集团旗下的北京通广微电 子公司推出了拥有自主知识产权的 “北京一号”标清数字电视机顶盒核心芯片。该芯片是一 款集条件接收、传输流解复用、音频解码、视频解码、音视频输出、视频叠加及多种通信功 能于一体的大规模片上系统，按功能可分为4 个部分：CPU 及存储控制子系统、传输流解 复用（TSD ）和音视频解码子系统、图形处理和屏幕菜单显示及输出子系统和外围接口子系 统。其中TSD 部分由建议000319 个子模块组成（如图1 所示）：信道解码接口（CDI ）、 解析引擎（PE ）、PID 表提取模块 (FS) 、时钟同步PCR （PCRS ）、全局中断控制器（IRQ ）、 地址解码器（AD ）和缓存管理器（BMG ）。 图1 TSD 基本组成 本文论述TSD 中缓存管理器（Buffer Manager ）模块的设计与实现。 2 缓存管理器的功能和结构 缓存管理器模块的主要功能是从前一级模块Parsing Engine 接收经过处理过的数据，根 - 1 - 据CPU 对BMG_RAM 的配置，选择相应的buffer 参数，并将这些参数进行处理，生成写指 针，映射到系统内存中形成一个虚拟的buffer ，用来存放TSD 解析出来的PES 包，以供后 面的MPEG2 decoder 读取。 根据BMG 的功能要求，可以将其分成三部分，具体结构如图2 所示： 中断控制器--interrupt_controller 先入先出队列存储器--internal_fifo 中断产生及控制器--int_initiator 图2 BMG 模块内部结构 3 缓存管理器模块的FPGA 实现 3.1 中断控制器 中断控制器的功能是通过设定一个寄存器组存放中断标志位，经过 MASK 后传输给 CPU，使CPU 判断中断类型，并进行相应的处理。中断控制器的原理如图3 所示。 图3 中断控制器原理 其中各条输入输出信号线的说明如下： Int_source[7:0] 输入的8 个中断信号。 - 2 - Int_mask8[7:0] 可编程控制的8 个中断的屏蔽。 Int_mask32[31:0] 可编程控制的32 个中断的屏蔽。 STI[4:0] PID 号。 Int_clear[12:0] CPU 读取中断状态后有选择的或者全部清除中断状态寄存器组 中记录的中断状态。 在工作过程