Verilog HDL设计基础.pptVIP

Verilog HDL设计基础(1) 主讲教师： 席东河 电话 电子信箱：xd212@163.com 电子工程系 河南工业职业技术学院 第 * /22页 河南工业职业技术学院 * FPGA技术应用 Verilog HDL设计基础(1) 知识体系 1.Verilog HDL标识符 合法的标识符： VerilogHDL中的标识符(identif ier)可以是任意一组字母、数字、$符号和_(下划线)符号的组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。标识符示例： Count COUNT //与 Count 不同。 _R1_D2 R56_68 FIVE$ 转义标识符(escaped ident if ier ) 可以在一条标识符中包含任何可打印字符。转义标识符以\(反斜线)符号开头，以空白结尾（空白可以是一个空格、一个制表字符或换行符）。转义标识符示例： \7400 \.*.$ \{******} \~Q \OutGate 与 OutGate 相同。 最后这个例子解释了在一条转义标识符中，反斜线和结束空格并不是转义标识符 的一部分。也就是说，标识符\OutGate 和标识