24.算术逻辑单元.ppt

数字电路基础复习 1. 门电路 2. 组合逻辑电路 3. 组合运算电路 4. D触发器与时序电路 5. 算术逻辑单元示意 计算机由许许多多简单的逻辑电路组成，俗称门电路。 门电路的各种连接方法组成了计算机。 本章从简单的逻辑电路直到构成一个简单的单片机核心部分---算术逻辑单元。 CMOS 以N型管为例 （1）接正电压，漏极 （2）控制端，称为栅极 （3）接地，称为源极 要使（1）端和（3）端导通，栅极（2）上要加高电平。 对P型管，要想导通，栅极上需要加低电平。 非门 输入端为高电平时，输出端为低电平 输入端为低电平时，输出端为高电平 与非门 或非门 三态门电路 三态门电路是一种最重要的总线接口电路。 “三态”是指电路可以输出正常的 “0” 或 “1”逻辑电平，也可以处于高阻态，取决于输入和控制信号。为高阻态时， “0” 和 “1”的输出极都截止，相当于与所连接的线路断开，便于实现从多个数据输入中选择其一。 当EN=1时，TP2和TN2同时截止，输出为高阻状态。所以，这是一个低电平有效的三态门。 1. 逻辑门电路 2. 组合逻辑电路 译码器 3. 组合运算电路 4. D触发器与时序电路 5. 算术逻辑单元示意 组合逻辑电路 上述的与非门、或非门等基本逻辑单元通过不同的组合可以得到各种逻辑电路，这些组合逻辑可以完成一定的功能。 将每个输入代码译成对应一根输出线上的高、低电位信号。实现译码功能的电路称为译码器 译码器电路，实现对 n 个输入变量，给出2n 个输出信号的功能。 这样的电路常用于多路选通器的选通逻辑。 其做法是将4个输出信号连接到三态门的控制信号，4个三态门的输入端连接4个不同的输入信号，4个三态门的输出端连接在一起。 当译码器的输入的AB信号为特定的组合时，其唯一对应的Y输出信号有效，和该信号连接的三态门导通。 1. 逻辑门电路 2. 组合逻辑电路 3. 组合运算电路 加法器 4. D触发器与时序电路 5. 算术逻辑单元示意 加法器 半加器 半加器完成两个一位二进制数的加法，不考虑低位的进位，故得名半加。 两个输入：被加数A、加数B； 两个输出：本位和S、向高位的进位C； 改进半进位加法器，增加一个进位输入信号Cn-1，就构成了全进位加法器。 将若干个这样的电路组合，就可以得到两个向量的加法计算电路。 AB是两个4位向量，和为S 如果8个这样的电路连起来，就得到对两个字节的加法。 1. 逻辑门电路 2. 组合逻辑电路 3. 组合运算电路 4. D触发器与时序电路 触发器与寄存器 5. 算术逻辑单元示意 在数字电路中，有一种非常重要的电路----时序电路。 电路状态仅在一个特定的时钟控制端的边沿才会发生变化。 D 型触发器 D 型触发器，它属于边沿触发方式。 输入信号 D 在触发脉冲 CP 的正跳变沿期间被写入触发器，其它时间 D 的变化不会影响触发器的状态。 D 型触发器又被称为延时触发器，常用于构建寄存器，移位寄存器，计数器等部件。 CP端由低变高时，将D端当时的状态锁存了下来，故称为锁存器。 锁存器用于锁定某一时刻输入端的状态，可以理解为保存了那一时刻的信息，这个电路可以完成最基本的保存数据和修改数据的功能。 数码寄存器 移位寄存器 将4个这样的触发器的输出端连接到下一个触发器的输入端，并使用相同的时钟信号。 那么在第一个时钟时刻输入到第一个触发器的信号将在第二个时钟时刻出现在第二个触发器的输出，第三个时钟时刻出现在第三个触发器的输出。 这就构成了移位寄存器。 使用不同的联接方式，可以构成左移位、右移位等。 1. 逻辑门电路 2. 组合逻辑电路 3. 组合运算电路 4. D触发器与时序电路 触发器与寄存器 5. 算术逻辑单元示意 算术逻辑单元 基本的MOS管构成逻辑门 逻辑门可以组合成逻辑电路和时序电路 进一步可以构成计数器、移位寄存器、加法器等中等规模集成电路 进一步集成构成逻辑处理能力的算术逻辑单元------CPU的主要构成部件。 16条指令的算术逻辑单元 这里仅示意性的说明CPU的工作原理 即使对于简单的8位CPU，指令有几百条 单字节指令不可能超过256条，有些指令需要两个字节来解释。 单片机工作原理示意图 与非1 与非2 与非4 与非6 与非3 与非5 /RD /SD Q CP /Q D 1. 寄存器通常分为两大类： 　　数码寄存器：存储二进制数据或代码、运算结果或指令等信息的电路。 　　移位寄存器：不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。 2.　组成：触发器和门电路。 　　一个触发器能存放一位二进制数码； 　　N个触发器可以存放N位二进制数码。 寄存器（Register） 　　(1) 运算中存储数据、代码、运算结果。