[工学]数字信号处理课件2-4.ppt

第七节 外设接口 数据总线 地址总线 一组控制信号 （1）如何识别片内存储器与片外存储器 （2）如何区别片外数据存储器与程序存 储器和I/O空间 （3）如何确定与外部器件通信期间数据 传送中方向 （4）如何与低速设备通信 （5）如何与外部电路共享总线 （6）如何隐藏内部程序器地址线内容 2．外部总线操作的优先级别 单周期内对片内存储器可完成从程序存储器取1条指令、从数据存储器读2个操作数，共3个操作。 但由于只有一条外部总线，故只能有1个操作。在遇到一个机器周期内，CPU寻址外部存储器两次，一次取指，一次取操作数时，数据寻址比程序存储器取指具有较高的优先权。 3．外部接口定时图 二、外设接口的速度配合 1．对接口器件的速度要求 外部存储器存取时间应小于60%的机器，周期否则需通过软件或硬件插入等待状态。 插入等待状态数与外部器件的存取时间的关系 2．软件等待状态发生器 功能 等待应用举例 为程序空间和I/O空间插入3个等待状态 3.利用软件等待实现接口的速度配合 例2-1 试为TMS320C54x-40作如下外设配置： 程序存储器 EPROM 8K×16位， ta=70ns 数据存储器 SRAM 8K×16位， ta=12ns A/D和D/A变换器 16位，转换时间=120ns 画出系统的接口连线图。 本例中C54x的机器周期为25ns（40MIPS），若外部器件的存取时间小于15ns，可以不插入等待状态。因此例中的数据存储器可以不插入等待状态，但程序存储器和A/D、D/A外部设备应分别插入3个（75ns）和5个（125ns）等待状态。此时软件等待状态寄存器SWWSR应配置为： 4．利用硬件等待实现接口的速度配合 什么情况下需插入硬件等待状态 怎样用硬件插入等待应 三、分区转换逻辑 为什么要对外部存储器分区 可编程分区转换逻辑的功能 分区转换控制寄存器（BSCR）的定义 外部存储器的分区 3．“唤醒”IDLE3省电方式的定时图 中断唤醒条件：当CLKOUT频率为40MHz时 “唤醒” 过程 二、保持方式 何种情况使用保持方式 如何进入保持方式 C54x在保持状态的工作方式 1）正常保持方式 2）DMA操作方式 保持状态的维持与确认 保持状态的退出 * * 一、外设接口的时序关系 1．外设接口引线 片外存储器 I/O口 作用 寻址 单周期内对片内存储器操作 与片外存储器操作的区别 存储器读一读一写操作定时图 注意下面 信号变化： 地址 R/ 读操作1个机器周期 存储器写一写一读操作定时图 写操作要用2个机器周期 并行I/O读一写一读定时图 I/O设备读/写操作要持续2个机器周期 C54x读操作定时简图 外部器件的存取时间ta/ ns 插入等待状态数 ta≤15 0 15＜ta≤40 1 40＜ta≤65 2 65＜ta≤90 3 90＜ta≤115 4 115＜ta≤140 5 对于型号为TMS320C54x-40的DSP芯片 软件等待状态寄存器（SWWSR） 为什么要对外部存储器分块 C54x等待状态发生器的逻辑框图 如图进行连接，复位SWWSR=7FFFh，所有的程序、数据和I/O空间都被插入7个等待状态。然后用STM指令进行修改SWWSR： STM #349B，SWWSR ；SWWSR= 0 011 010 010 011 011 工作过程 将SWWSR中相应的字段值加载到计数器。等待状态计数器减计数。当计数器减到0且外部READY线置高电平，经或门加到CPU的　　　端，结束等待状态。注意：只有插入2个以上机器周期时，CPU才在CLKOUT的下降沿检测外部READY信号。执行到最后一个等待状态时，　　　信号将变成电平。利用这一特点，可以再附加插入硬件等状态。 0 101 000 000 011 000 STM #5018，SWWSR 系统接口连线图 5．利用混合等待实现接口的速度配合 混合等待状态举例 C54x-40与低地址程序存储器（SRAM，12 ns）以及高地址程序存储器（EPROM，200 ns）相接口。 软件和硬件混合等待状态连接 STM #1278，SWWSR BNKCMP 15～ 12 PS ～DS 11 保留位 BH 1 EXO 0 10～ 2 BNKCMP 屏蔽的最 高有效位 分区大小（16位字） 位15 位14 位13 位12 0 0 0 0 - 64K 1 0 0 0 15 32K 1 1 0 0 15～14 16K 1 1 1 0 15～13 8K 1 1 1 1 15～12 4K 第八节 复位与省电 使C54x进入