[工学]数字电子技术 第三章 逻辑门电路.ppt

第3章 逻辑门电路 学习要点 分立元件门电路的构成 TTL集成逻辑门电路功能及特点 CMOS集成逻辑门电路功能及特点 逻辑电路使用过程中的注意问题 3.1 概 述 3.2 分立元件门电路 3.1.1 晶体管开关特性 3.2.2 基本晶体管门电路 3.3 TTL集成逻辑门电路 3.3.1 TTL与非门电路 3.3.3 其他功能的TTL门电路 OC门主要作用 3.3.4 TTL集成电路的系列产品 TTL门电路使用注意事项 3.4 CMOS集成逻辑门电路 3.4.1 CMOS反相器 CMOS主要特点 （1）输入电阻高 （2）电压传输特性好 (3）静态特性好 （4）抗干扰能力强 （5）扇出系数大 (6) 电路电压范围大 本章小结 UNH＝UOH（min）—UIH（min ） 显然， 输入低电平噪声容限UNL： 输入低电平时，保证TTL电路仍可正常输出的最大允许正向干扰电压。 UNL＝UIL（max）—UOL（max） 噪声容限越大，集成门电路的抗干扰能力越强。 输入噪声容限示意图 （5）传输延迟时间tpd 。 电路在动态脉冲信号作用下，输出脉冲相对于输入脉冲延迟了多长时间。 tPHL --输出电压由高变低，输出脉冲的延迟时间； tPLH --输出电压由低变高，输出脉冲的延迟时间。 这两个延迟时间的平均值称为平均传输延迟时间tpd。 TTL门电路的平均传输延迟时间tpd一般在20nS左右。 （6）扇入扇出数。 扇入数： --门电路输入端的个数，用NI表示。 对于一个2输入的“与非”门，其扇入数NI＝2。 扇出数： --门电路在正常工作时，所能带同类门电路的最大数目，它表示带负载能力。 拉电流负载门的个数： （存在高电平上限值）。 灌电流负载门个数： （低电平存在上限值） 通常逻辑器件扇出数须通过计算或实验的方法求得。 若NOL≠NOH，一般取两者中的最小值。 为了能够保证数字电路或系统能正常工作，在设计时还需要注意要留有一定的余地。 5.常用TTL与非门集成芯片 74LS00——4-2输入与非门 74LS04——6反相器 74U20——2-4输入与非门 74LS08——4-2输入与门 74LS02——4-2输人或非门 74LS86——异或门 74LS00引脚图和逻辑符号 例 如图所示电路，已知74LS00门电路参数为： IOH/IOL=1.0mA/-20mA, IIH/IIL=50μA/-1.43mA 求门GP的扇出数是多少？ 解： 门GP输出低电平时，设可带门数为NL： 门GP输出高电平时，设可带门数为NH： 取最小值， 扇出系数=14。 TTL集电极开路与非门（OC门） OC门的输出级三极管T4集电极悬空，即输出管T4集电极开路，故称为集电极开路门。 使用时需要外接负载电阻RL（或称上拉电阻）及电源。 逻辑符号 1、实现“线与” --将两个以上门电路的输出端直接并联以实现“与”逻辑的功能。当两个OC门输出F和F’均为低电平（T4和T4’均饱和导通）时，整个输出为低电平；当T4和T4’其中一个为低电平时，一个导通一个截止，整个输出仍为低电平。只有当两个同时输出高电平时，整个电路输出才会高电平。 将若干个OC门输出端连接在一起再接一个上拉电阻和电源，即可构成各输出变量间的“与”逻辑--“线与”。 3、OC门应用于实现电平转换 OC门实现电平转换 OC门驱动发光二极管 2、OC门可以用来驱动显示器 2.三态门输出门（TSL门） 三态门是在普通门电路的基础上，在电路中添加控制电路，它的输出状态除了高电平、低电平外还有第三种状态：高阻态。高阻态输出端相当于开路。EN端信号电平有效时，门电路允许输出；EN端信号电平无效时，输出端既不是高电平又不是低电平，呈开路状态，即高阻态。 高阻态并无逻辑值，仅表示电路与其他电路无关联，所以三态电路仍是二值逻辑电路。 三态门主要用于总线分时传送信号。 注意：EN控制端信号有效电平有正有负，视不同门电路而不同，但多数为低电平有效，常在EN端用一个小圆圈表示。 低电平有效三态与非门 高电平有效的三态 与非门电路真值表 高阻 × × 0 0 1 1 1 1 0 1 1 1 1 0 1 1 0 0 1 F B A EN 门电路的三态输出主要应用于多个门输出共享数据或控制信号总线传输，这样可以减少输出连线。 为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平）。 74系列：中速系列，TTL集成电路早期产品，平均传输延迟时间约为10ns，但平均