[工学]第八章时序逻辑电路.pptVIP

可编程逻辑器件的开发与应用 第八章 时序逻辑电路 8.1 时序逻辑电路简介 与组合逻辑电路不同，时序逻辑电路的输出不仅和当前的输入有关，还和电路原来的状态有关 8.1 时序逻辑电路简介 时序逻辑电路的特征：记忆特性 存储电路是通过各种存储单元来实现的，存储单元按照触发方式分为电平触发和边沿触发两种 电平触发的称为锁存器 边沿触发的称为触发器 8.1 时序逻辑电路简介 触发器在使用时要满足两个参数：建立时间（setup-up-time）和保持时间(hold-time） 建立时间：指在时钟有效沿到来之前，数据至少需要保持稳定不变的时间 保持时间：指在时钟有效沿到来之后，数据需要保持稳定不变的时间 8.1 时序逻辑电路简介 周期(PERIOD)约束是一个基本时序和综合约束，它附加在时钟线网上 通常逻辑器件内部所能达到的最高运行频率，取决于同步元件本身的建立时间和保持时间以及同步元件之间的逻辑布线延迟 8.1 时序逻辑电路简介 1、建立时间(setup_up_time)和保持时间(hold_time)的约束 8.1 时序逻辑电路简介 2、考虑时钟偏移(clock_skew)的影响： 8.1 时序逻辑电路简介 3、考虑时钟抖动(clock_jitter)的影响： 8.1 时序逻辑电路简介 综合考虑时钟偏移和时钟抖动的影响： 时钟偏移和时钟抖动产生的原因： 8.2 时序逻辑电路的设计 一般