低功耗CMOS IC设计-陈中建——第9讲算法级的LP设计.ppt

低功耗CMOS IC设计第9讲 算法级的LP设计 陈中建 zjchen@ime.pku.edu.cn理科2号楼2617 微电子学系 授课内容一览 上一讲 预计算LP技术 低功耗原理 在第t个时钟周期内有选择性的预计算电路的输出逻辑值 在(t+1)周期或其后周期中利用预计算值减少电路内部的跳变 关键 预计算逻辑的设计 输入子集的选择 LP效果 一些电路可减少65％的动态功耗 会带来面积、延迟开销 面积平均增加3％ 延迟增加通常很小 EDA工具可根据相应算法，自动进行预计算LP设计 算法级的LP设计概述 IC设计流程 算法级HDL描述 综合得到RTL级描述 映射到单元库 算法级设计的内容 根据给定的性能要求，确定相应的数学模型并建立实现的方法 实现某一性能要求的算法是多样的，因此LP优选余地很大 目前的算法级LP技术主要针对动态功耗 EDA系统尚不能自动应用高层次LP技术进行优化，全靠设计者经验 本讲 LP数据表示码的选择 原码用于算术单元实现LP 总线数据传输中的LP技术 Bus翻转译码技术 地址总线WZE技术 Gray码在LP设计中的应用 有限状态机中状态编码的LP优化 算法变换 减操作 视频数据流的压缩算法 多项式和复数乘法 操作替换 优化操作顺序以实现LP 硬件资源的共享对LP的影响 二进制数的编码 二进制数据有不同的数据表示方法 one’s complement－反码 two’s complement－补码 Sign and magnitude－原码 BCD，8421 恰当选择数据的表示方法，可实现LP 目前使用最多的是补码数据表示系统 算法简单，易于实现ALU等计算电路 被广泛用DSP和微处理器设计 问题 当被处理的数据围绕“0”，在正、负数之间频繁切换，且位长（bit width）未充分利用时，跳变几率较高 不同数据表示系统的差别 +1和-1的表示 补码11111111 原码10000001 当被处理的数据先后为+1和-1时 补码11111111； 7位翻转 原码10000001；1位翻转 LP数据表示系统的选择原则 针对不同的应用，选择不同的数据码 数据传输 总线 数据处理 ALU、乘法器等 数据传输 不同表示码时16位数据总线上的跳变率 总线的LP数据表示法优选 假设被处理的数据流为Gaussian分布 在数据传输过程中，统计16根数据线中每根数据线上的跳变几率 数据用补码表示 数据用原码表示 最高位为符号位，数据位长为11位 针对三种情况 相邻数据无相关性 相邻数据高度正相关：符号相同的几率很高 相邻数据高度负相关：符号不同的几率很高 数据线上的跳变几率 补码正相关时的跳变率分析 只利用16位中的12位 第0-10位为数据，第15位为符号位 正相关时的跳变率 第0-6位：50% 由数据本身的随机性决定 第7-10位：逐渐下降 第11-14位：与符号位相同，约7% 第15位：符号位，约7% 补码负相关和无相关时的跳变率分析 负相关时的跳变率 第0-6位：50% 由数据本身的随机性决定 第7-10位：逐渐上升 第11-14位：与符号位相同，约95% 第15位：符号位，约95% 无相关时的跳变率 均为50％ 补码跳变率与相关度的关系 补码跳变率与位长的关系 原码正相关时的跳变率分析 原码负相关时的跳变率分析 第0-6位：50% 由数据本身的随机性决定 第7-10位：逐渐下降，但比正相关时大 第11-14位：0 第15位：符号位，约95% 原码无相关时的跳变率分析 第0-6位：50% 由数据本身的随机性决定 第7-10位 逐渐下降，约等于负相关时 第11-14位：0 第15位：50% 原码跳变率与相关度的关系 补码和原码的跳变率比较 补码和原码的跳变率比较 补码和原码的跳变率比较 比较后的结论 数据传输时跳变率 与数据相关性有关 与位长有关 位长充分利用时 原码LP 正相关时补码仅比原码的跳变率稍高一点 相关和负相关时，补码比原码跳变率高很多 有些系统，初始信号充分利用了位长，但后续的算术操作（如按比例缩小）可能降低信号的动态范围，使位长得不到充分利用 位长未充分利用时 原码更LP 符号扩展对补码无影响，对原码影响甚大 采用原码传输数据时，应考虑数据转换电路带来的附加功耗 数据处理单元的LP数据法的优选 补码 算法简单，易于实现算术运算 电路结构简单，面积小，功耗小 如果被处理的数据是正相关，采用补码系统最佳 数据传输时跳变率仅比原码稍高 不需要数据转换电路 数据处理时功耗低 正相关的数据 语音和图像数据 相邻数据高度正相关 结论 原码数据表示系统 可用于符号数据传输，如BUS中 跳变率低 特别是驱动片外总