- 1、本文档共12页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
VGA显示器彩色信号显示控制器课程设计
第一部分 任务要求
1.1课题要求
设计一个 VGA 图像显示控制器,通过实验箱的VGA接口控制VGA显示器控制,利用键盘作为输入控制显示器上不同彩色条纹输出,通过VHDL编程实现简VGA彩色信号显示控制。
1.2设计目标
1、查阅资料确定设计方案。(建议采用顶层设计方法)
2、理解VGA显示器的工作原理,并编写和调试驱动。
3、理解键盘控制的工作原理,并编写和调试驱动程序。
4、编写顶层文件,实现VGA彩色信号显示控制器,并进行相关扩展(如图片显示等)。
第二部分 系统设计
2.1设计思路
设计采用自顶向下(Top-down)的方法。
第一步:系统功能分析和描述
VGA显示控制器实现的主要功能是向CRT显示器发出图形控制信号,产生相应的图形显示。由此,容易得到系统结构框图,有关系统功能分析和输入输出约束。
第二步:系统层次模块划分
由系统功能可以将系统从逻辑上划分为输入子系统、模式检测子系统和VGA控制子系统。
从系统逻辑结构出发,将系统设计为3层。顶层用于描述整个系统的功能和运行;第二层承接顶层,负责实现系统中各个独立而完整的功能部分;第三层为第二层的子模块,用于扩展第二层的功能,具体负责用户模式的实现。每个层次可用一个或多个具体模块加以实现。
控制器部分是系统的核心部分,负责协调和控制各子模块的工作。控制器设计采用有限状态机的方法。
第三步:硬件语言描述
在前述工作的基础上,采用VHDL语言对VGA显示控制器的三个层次依次进行描述,具体描述出每个模块,生成具体电路视图。详述与2.3小节中。
第四步:仿真验证
经过前三步之后,系统设计基本完成,需要对系统主要功能进行仿真验证,更进一步分析状态机、电路逻辑和时序配合等是否正确。详述于2.4小节中。
2.2系统结构设计
2.2.1系统结构框图
图2.1 VGA显示控制器系统结构框图
VGA显示控制器的输入是用户控制信息,如显示模式的切换命令、图形移动的控制命令等。控制器根据用户的输入信息,决定工作模式,这里定义为横彩模式、纵彩模式、纯色模式、用户模式。用户模式中,还应根据用户的输入控制图形的运动方向。颜色信息的产生、显示器扫描同步信号等由VGA控制器产生,其输出为CRT显示器。
2.2.2系统逻辑功能划分
图2.2 VGA显示控制器系统逻辑框图
如图2.2所示,系统可逻辑地划分为三个子系统:一是输入子系统,包括输入检测和输入寄存两个功能;二是模式检测子系统,根据用户输入决定工作模式,将模式信息传递给VGA控制器;三是VGA控制子系统,该子系统中可进一步划分出为多个模块,负责依据模式码产生对应模式的同步信号、颜色和图形信号等,从VGA接口输出到CRT显示器进行显示。
2.2.3层次模块划分
系统划分为三层,自顶向下分别是顶层模块、控制器子模块、用户模式底层模块。顶层描述了整个系统的功能和运行;控制器子模块实现系统中各个独立而完整的功能部分;第三层为第二层的子模块,用于扩展第二层的功能,具体负责用户模式的实现。每个层次可用一个或多个具体模块加以实现。
2.3图像信号产生模块的设计
产生图像信号的核心器件采用Altera公司的Cyclone FPGA芯片EP1C3T144C8N。它具有多达20060个逻辑单元。最大用户I/O数 104个。器件中M4K存储块提供288kbit存储容量,能够被配置来支持多种操作模式,包括RAM、ROM、FIFO及单口和双口模式。Cyclone器件具有高级外部存储器接口,允许设计者将外部单数据率(SDR)SDRAM,双数据率(DDR)、SDRAM和 DDR FCRAM 器件集成到复杂系统设计中,而不会降低数据访问的性能。并且还具有两个可编程锁相环(PLL)和八个全局时钟线,能提供时钟管理和频率合成,实现最大的系统功能。根据VGA显示原理,图象信号产生器的主要功能是:产生时序驱动信号HS、VS及VGA彩色图象编码信号,同时在正确的时序控制下,输出ROM中的象素数据至显示器的VGA接口,进行图象显示。
本文利用Altera公司QuartusⅡ6.0开发平台,遵循自顶向下的设计方法,针对各功能模块,采用VHDL语言对FPGA器件编程,产生HS和VS扫描时序信号及各种图象信号。VGA时序信号是图象显示的关键,行场扫描时序的产生,是利用逻辑编程的方法实现的,即用VHDL编写分频器,计时器模块,来获得T1、T2、T3、T4 时序。当输出数字、彩条信号和棋盘格图象时,由外部12M有源晶振提供时钟输入,其中行频HS:12MHZ ÷13÷29=31830Hz、场频VS:31830Hz÷480×0.93=61.67Hz、T1=1/31830Hz×4/29=25.96us、 T2=1/31830Hz×5/29=6.04us、T3为两个
您可能关注的文档
- Teddy Bear, Teddy Bear, 泰迪熊,泰迪熊.ppt
- tb浅析智能型阀门定位器诊断ve.doc
- Temperament and Parenting:气质与父母教养.ppt
- Text A You Can′t DO It Because It Hurts Nobody.doc
- TEXT Ⅰ Writing Between the Lines Teaching objectives.ppt
- teaching plan for starter(江苏牛津英语).doc
- The EUs Resource Efficiency Perspectives in the Global :在全球欧盟资源效率的观点.ppt
- The Iliad – Homer (Trans.doc
- The Linguaphone English Course Book One 灵格风英语.doc
- The reform of EU institutions Time for a radical re think:欧盟机构改革的时间彻底的重新思考.ppt
文档评论(0)