[理学]第11章集成门电路.pptVIP

* 作业题 11.3 11.1 11.7 11.9 常用的电平标准 * (a)电路 （b）逻辑符号 图11.3.1典型TTL与非门 * 图11.3.2 T1结构及输入级逻辑等效电路 * 图11.3.4 电压传输特性 * 图11.3.3 典型TTL与非门工作原理 * RL 图11.3.3 典型TTL与非门工作原理 * 图11.3.3 典型TTL与非门工作原理 * RL 图11.3.3 典型TTL与非门工作原理 * 2.4 UOFF UON 0.4 ≥0.8V ≤2.0V 图11.3.5 UON和UOFF示意图 * UNH UNL 1 0 1 0 0.4V 0.8V uI uO 2.0V 2.4V 1 1 uO uI G1 G2 图11.3.6输入端噪声容限示意图 * 定义时，只用一个输入端，当有2个或2个以上输入端并联时，输入电流如何？ IIH 2IIH UIH IIS 1 IIS 2 * 图11.3.8 输入负载特性 * 图11.3.9 TTL与非门多余输入端的连接 * 图11.3.10 高电平输出特性 * 图11.3.11 低电平输出特性 * 图11.3.12 TTL与非门的扇出 * 图11.5.1 CMOS反相器 设UGS(th)P= -3V，UGS(th)N=3V，UDD=10V。 (1)UIL=0V (2)UIH=UDD * 图11.5.2 电压传输特性和电流转移特性 * UNH UNL 1 0 1 0 uI uO UOH(min) 1 1 uO uI G1 G2 输入端噪声容限示意图 UOL(max) UON UOFF 1.94V 2.06V 1.58V 2.42V 3.3V LVPECL 3.64V 3.78V 3.28V 4.12V 5V PECL -1.36V -1.24V -1.72V -0.88V -5.2V* ECL ≤0.7V ≥1.7V ≤0.1V ≥2.0V 2.5V 2.5V LVCMOS ≤0.7V ≥2.0V ≤0.1V ≥3.2V 3.3V 3.3V LVCMOS ≤0.7V ≥1.7V ≤0.2V ≥2.0V 2.5V 2.5V LVTTL ≤0.8V ≥2V ≤0.4V ≥2.4V 3.3V 3.3V LVTTL ≤1.5V ≥3.5V ≤0.5V ≥4.45V 5V 5V CMOS ≤0.8V ≥2V ≤0.5V ≥2.4V 5V 5V TTL UIL UIH UOL UOH Ucc 常用的电平标准 注：-UEE=-5.2V Ucc:3.3V;UOH≥2.4V;UOL≤0.4V;UIH≥2V;UIL≤0.8V Ucc:2.5V;UOH≥2.0V;UOL≤0.2V;UIH≥1.7V;UIL≤0.7V 3.3V LVTTL： 2.5V LVTTL： 5V TTL Ucc:5V;UOH≥2.4V;UOL≤0.5V;UIH≥2V;UIL≤0.8V 5V CMOS Ucc:5V;UOH≥4.45V;UOL≤0.5V;UIH≥3.5V;UIL≤1.5V 3.3V LVCMOS Ucc:3.3V;UOH≥3.2V;UOL≤0.1V;UIH≥2.0V;UIL≤0.7V 2.5V LVCMOS Ucc:2.5V;UOH≥2.0V;UOL≤0.1V;UIH≥1.7V;UIL≤0.7V ECL UEE:-5.2V;UOH=-0.88V;UOL=-1.72V;UIH=-1.24V;UIL=-1.36V PECL：Pseudo/Positive ECL UCC:5V;UOH=4.12V;UOL=3.28V;UIH=3.78V;UIL=3.64V LVPECL：Low Voltage PECL UCC:3.3V;UOH=2.42V;UOL=1.58V;UIH=2.06V;UIL=1.94V LVDS：Low Voltage Differential Signaling 差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。 RS-232-C的电气特性 逻辑“0” ，+5～+15V，一般是+12V; RS-485-A的电气特性 逻辑“1”以两线间的电压差为+(0.2～6) V表示； 逻辑“0”以两线间的电压差为-(0.2～6)V表示； 逻辑“1”，-5～-15V，一般是-12V; * * PMOS：早期采用，现不常使用（因工作速度低；使用负电压，不便于与TTL相连） * 第11章 集成逻辑门电路 一、逻辑门电路 二、数字集成电路的分类 11.1 双极型晶体管的开关特性 11.3 TTL门电路 一、 典型TTL与非门 11.3.