chapter 3-1微处理器及其系统.ppt

* 控制标志位： 方向标志 DF（Direction Flag） ：用来控制数据串操作指令的步进方向。若用STD指令将DF置1，则数据串操作过程中地址会自动递减；若用CLD指令将DF清0，则数据串操作过程中地址会自动递增。 * 控制标志位： 中断允许标志 IF（Interrupt Enable Flag） ：控制可屏蔽中断的标志。若用STI指令将IF置1，则表示允许8086/8088 CPU接收外部从其INTR引脚上发来的可屏蔽中断请求信号；若用CLI指令将IF清0，则禁止CPU接收外来的可屏蔽中断请求信号。 【注意】IF的状态不影响非屏蔽中断（NMI）请求，也不影响CPU响应内部的中断请求。 * 控制标志位： 跟踪（陷阱）标志 TF（Trap Flag） ：为调试程序方便而设置的。若将TF标志置为1，则CPU处于单步工作方式；否则，将正常执行程序。 【注意】在高型号微处理器中，TF标志能够激活芯片上的调试特性（调试程序，以便找到错误或故障），当TF标志为1时，则微处理器将根据调试寄存器和控制寄存器的指示中断程序流。 * 3.1.3 总线周期 总线周期是微处理器操作时所依据的一个基准时间段，通常，它是指微处理器完成一次访问存储器或I/O端口操作所需要的时间。 对于8086／8088 CPU来说，一个最基本的总线周期由4个时钟周期组成，这4个时钟周期也称为T1、T2、T3、T4四个状态；在每一个状态中，CPU在操作时，总线所处的状态都不同。 【注】时钟周期是CPU的基本时间计量单位，它由CPU的主频决定。 * T1 T2 T3 TW T4 T1 T2 T3 T4 Ti Ti T1 T2 T3 TW TW T4 Ti 等待存储器或I/O端口响应的等待状态 总线周期间的空闲状态 图3.5 一个典型的总线周期序列 * 8086／8088 CPU 的一个总线周期中的4个状态： 在T1状态，CPU往多路复用总线上发送寻址的地址信息，以选中某个被寻址的存储器单元或外设端口地址。 在T2状态，CPU从总线上撤消地址，并使总线的低16位 浮置成高阻状态，为传送数据做准备。总线的高4位 （A19 ~ A16 ）用来输出本总线周期状态信息。 在T3状态，多路总线的高4位继续提供状态信息，而其低16位（对8088 CPU则为低8位）上将出现由CPU读入或写出的数据。 在T4状态，CPU采样数据总线，完成本次读或写操作，最后结束总线周期。 * 等待状态TW ： 如果存储器或外设的速度较慢，不能及时地跟上CPU的速度时，存储器或外设就会通过“READY”信号线在T3状态启动之前向CPU发一个 “数据未准备好”信号，这样，CPU会在T3之后自动插入一个或多个等待状态TW，以等待存储器或外设准备好要传送的数据。 只有在存储器或外设准备就绪时，它们才又通过“READY”信号线向CPU发出一个有效的“准备好”信号，CPU接收到这一信号后，才会自动脱离TW状态而进入T4状态。 * 空闲状态Ti ： 总线周期只用于CPU取指和它同存储器或I/O端口交换数据；否则，总线接口单元将不和总线“打交道”，系统总线处于空闲状态，即执行空闲周期Ti。 执行空闲周期Ti时，虽然CPU对总线进行空操作，但CPU内部的执行单元EU仍在进行操作，如逻辑运算单元仍在进行运算，内部寄存器之间也在传送数据。 * —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— —— 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 31 11 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC（+5V） AD15 A16∕S3 A17∕S4 A18∕S5 A19∕S6 BHE∕S7 MN∕MX