DSPC5000结构与外围功能.pptVIP

新型 C55x? DSP 结构的最新动态 新型 C55x? DSP 结构的最新动态 新型 C55x DSP 系列以 C54x 系列为基础构建，是业界功耗最低的 DSP。C55x DSP 内核支持新的编程功能，同时保持与现有 C54x 代码的完整软件兼容性。C55x DSP 内核的创建旨在推动未来从便携式因特网设备到高速无线再到基础设施等数字应用，其特定功能包括： 先进的自动电源管理 C55x DSP 内核为所有外设、存储器阵列和单个 CPU 单元提供先进的自动电源管理。实际上，C55x DSP 内核会持续监视芯片的哪些部分正在使用，并在这些部分未在使用时断开其电源。 增强的闲置域 对于更为先进的电源管理，用户可配置闲置域可以自定义特定应用的功耗。C55x DSP 内核使用以下六个元件总共 64 个用户可配置组合来扩展 C54x 的三个固定闲置选择： CPU 高速缓冲存储器 外设 DMA 时钟发生器 外部存储器接口 (EMIF) 结果是极其高效的电量使用和更低的系统成本。通过使用较少电量并散发更少的热量，C55x DSP 内核赋予设计人员有关电路板设计的更高灵活性。 C55x DSP 内核最具创新的特色之一是其支持可变长度指令（基于新的字节寻址方案）： 指令长度可以是 8、16、24、32、40 或 48 位。 指令提取从 16 位增加到 32 位。 片上指令缓冲存储器单元会自动取出指令以最充分使用每个时钟周期。 C55x DSP 内核存储器总线活动的降低可以降低电量要求，同时在每个时钟周期，更长的指令可以执行更多的功能，从而提高了性能并降低了系统成本。 C55x DSP 内核对于增强并行功能的关注使以下设备的周期效率得到改进： 附加硬件 - 双 17 x 17 位 MAC、另一个 16 位 ALU、四个新的数据寄存器（可用于简单计算）以及四个 40 位累加器，这使每个周期能完成更多的工作，从而显著地降低整体的电量要求。 新指令功能： 自动并行指令 隐式或内置并行指令 用户编程并行指令 提高正交性的附加指令 附加总线和扩展寻址 - 为确保吞吐量可以获取理论上新的计算硬件使之成为可能的最大吞吐量，C55x DSP 内核采用以下总线： 三条 16 位数据读总线 两条 16 位数据写总线 一条 32 位程序总线 六条 24 位地址总线 改进的控制代码密度 C55x DSP 内核中多个新的控制代码功能使将控制代码集成在 DSP 上成为可能，从而省去了单独的微控制器： 新的指令缓冲存储器单元 - 处理可变指令长度的能力意味着控制代码是紧密打包的，可以有效地管理，从而降低了功耗。 新的数据寄存器和 ALU - 四个新的数据寄存器以及一个新的 16 位 ALU，使执行代表控制代码的简单算术和逻辑运算成为可能。 条件执行 - 许多控制代码操作涉及在特定条件下分支。为加快执行速度，C55x DSP 内核预备了两种可能性，这样一旦满足该条件，则 DSP 会立即按条件执行操作。 外部存储器接口 C55x DSP 内核 EMIF 包括增强的带宽、扩展的内存选项以及一个自动断电功能，加上一个与高速、低成本、同步存储器的 32 位宽接口，这些存储器可以是： 同步猝发 SRAM 和同步 DRAM 异步 SRAM、DRAM、ROM 与闪存 具有猝发填充功能的指令高速缓冲存储器 C55x DSP 内核采用一个指令高速缓冲存储器。在以 C55x DSP 内核的内核速度操作时，外部存储器和片上功能之间的距离就成为保持芯片以最高速度操作的关键因素。此外，如果要访问的信息不是存储在芯片上，则功耗将稍微提高一点。将指令从外部存储器载入片上高速缓冲存储器有助于确保 CPU 能以时钟速度获得这些指令。它还可以帮助降低电量要求，因为多个指令可同时载入至高速缓冲存储器，而且 CPU 不必访问存储器以获得每条指令。 缩短的调试 C55x DSP 附带的全新高级仿真硬件可以与 eXpressDSP? 软件和开发工具一起使用，来加速和简化调试。 非插入式调试：设置一个“监视点”，然后在代码运行时观察指定寄存器中的变化，而不用停止 DSP。 实时数据 eXchange (RTDX)：查看程序输出结果，而不必停止 DSP。 跟踪 FIFO：与 TI 的 XDS510 仿真器一起使用，允许 DSP 保存最后的 16 个PC 不连续值和 32 个 PC 值。 TMS320C54x? DSP 结构的最新动态 TMS320C54x? DSP 结构的最新动态 TMS320C54x DSP 系列是世界上最受欢迎的 DSP，它采用由 15 种不同器件组成的产品线，这些器件的性能在 30 至 532MIPS 之间。C54x 系列的创新结构和指令集使