EDA四人抢答器设计.docVIP

目 录 前言 1 1软件及语言相关介绍 2 2 1.2VHDL语言介绍 3 2设计要求与说明 5 2.1抢答器鉴别模块 5 2.2回答计时模块 5 2.3计分模块 5 2.4顶层文件综合模块 5 3单元模块电路设计 7 3.1抢答器鉴别模块 7 3.1.1设计原理图 7 3.1.2编译报告 7 3.1.3仿真结果 8 3.1.4设计说明 8 3.2计时模块 8 3.2.1设计原理图 8 3.2.2编译报告 9 3.2.3仿真结果 9 3.2.4设计说明 9 3.3计分模块 10 3.3.1计分模块原理图 10 3.3.2编译报告 11 3.3.3仿真结果 11 3.3.4设计说明 11 3.4顶层文件模块 12 3.4.1顶层模块原理图 12 3.4.2编译报告 12 3.4.3仿真结果 13 3.4.4设计说明 13 心得体会 14 参考文献 15 附录 顶层文件源程序 16 前言 现代电子产品几乎渗透了社会的各个领域EDA技术是电子设计的发展趋势，EDA工具从数字系统设计的单一领域，应用范围已涉及模拟、微波等多个领域，可实现各个领域电子系统设计的测试、设计仿真和布局布线等。设计者只要完成对电子系统的功能描述，就可利用计算机和EDA工具，进行设计处理，最终得到设计结果。 随着大规模集成电路技术和计算机技术的不断发展，即便是普通的电子产品的开发，EDA技术常常使一些原来的技术瓶颈得以轻松突破，从而使产品的开发周期大为缩短、性价比大幅度提高。不言而喻，EDA技术将迅速成为电子设计领域中的极其重要的组成部分。从目前的EDA技术来看，其发展趋势是政府重视、使用普及、应用广泛、工具多样、软件功能强大。 在信息通信领域，要优先发展高速宽带信息网、深亚微米集成电路、新型元器件、计算机及软件技术、第三代移动通信技术、信息管理、信息安全技术，积极开拓以数字技术、网络技术为基础的新一代信息产品，发展新兴产业，培育新的经济增长点。 这次设计的题目为四人抢答器，主要从抢答、计分和计时模块加以设计，然后将之综合起来，抢答共分四路，当有一路抢答成功之后将封锁其他路的抢答请求消息，直至主持人按下复位键并开始新一轮的抢答。计时部分主持人可以通过外部按钮自动设置计时的初始值，最大计时为59s，并且计时结束时带有警报信号以起到警示的作用，若时间未到还可通过外部按键防止警报信号响起。计分部分对于锁定的选手每答对一题加一分，答错一题减一分，其他选手的分不变，对于选手的锁定通过前面抢答模块的台数显示状态的传递来实现。通过用VHDL语言对每个模块的功能加以实现，最后撰写顶层文件将每个分模块加以综合使之成为一个整体。用VHDL语言编写各模块的功能，实现现实的模拟，然后用波形图对每个模块进行仿真，以检验设计VHDL代码的正误并对程序不断改进，直至仿真波形达到理想的效果，最后将代码通过管脚锁定下载到硬件实验箱上，用硬件显示进一步检验设计的效果。这次我们使用的是Cyclone Ⅲ实验箱，型号是EP3C40Q240C8，共有240个引脚。 1软件及语言相关介绍 1.1quartus软件介绍及功能 Quartus II 是的综合性PLD/FPGA开发，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及，可以完成从设计输入到硬件配置的完整PLD设计流程。 Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。 Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。 此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、、可编程于一体，是一种综合性的开发平台。 Maxplus II 作为Altera的上一代PLD设计，由于其出色的易用性而得到了广泛的应用。目前Altera已经停止了对Maxplus II 的更新支持Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera在Quartus II 中包含了许多诸如SignalTap II、Chip Editor和RTL Viewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了Maxplus II