[高等教育]第10章 时序逻辑电路.pptVIP

QA QB QC QD CO D0 CR LD D1 D2 D3 CR LD 74LS161 CP CTT CTP 集成同步二进制计数器 74LS161逻辑符号 LD 为同步置数控制端, 低电平有效 计数控制端, 高电平有效 计数状态输出端, 从高位到低位依次为 QD, QC, QB,QA 置数数据输入端, 为并行数据输入 计数脉冲输入端, 上升沿触发 进位输出端 CR 为置 0 控制端, 低电平有效 PIO (parallel input output) 并行输入输出 SIO (series input output) 串行输入输出 CT74LS161的功能表 保 持 × × × × × 0 × 1 1 保 持 × × × × × × 0 1 1 计 数 × × × × ↑ 1 1 1 1 d0 d1 d2 d3 d0 d1 d2 d3 ↑ × × 0 1 0 0 0 0 × × × × × × × × 0 Q n+1 Q n+1 Q n+1 Q n+1 D0 D1 D2 D3 CP CTP CTT LD CR (1)CR=0时, 输出QDQCQBQA=0000, 异步清零. (2)CR=1, 预置控制端LD=0, 并且CP=CP↑时, QDQCQBQA=D3D2D1D0, 实现同步置数. (3)CR=LD=CTP=CTT=1,