16-Bit三阶级联结构Sigma-Delta调制器的设计.docVIP

16-Bit三阶级联结构Sigma-Delta调制器的设计 　　摘 要:设计一款可应用于压力传感器的高精度三阶2-1级联结构Sigma-delta调制器。Matlab Simulink建模仿真表明,信号带宽为500 Hz,过采样率为128的情况下,该调制器信噪比高达119 dB。通过对调制器非理想因数的分析,采用典型的0.35 μm工艺整体实现该调制器,并用Spectre仿真,电路信噪比可达106.2 dB,高于16位要求的98 dB,整个调制器的功耗约为7 mW。 　　关键词:Sigma-Delta调制器;Simulink行为建模;信噪比;开关电容电路 　　中图分类号:TN710文献标识码:B 　　文章编号:1004-373X(2010)04-012-04 　　 　　Design of 16-Bit Third Order Cascade Sigma-Delta Modulator 　　LI Wei,LI Kaihang,WANG Liang 　　(Xiamen University,Xiamen,361005,China) 　　Abstract:A third order single bit 2-1 cascade sigma-delta modulator which can be applied to pressure sensor is presented.The sigma-delta modulator design flow contains system level and circuit level design.The oversampling ratio is 128 and signal bandwidth is 500 Hz.SNR achieves 119 dB by means of behavior modeling simulations with Matlab Simulink and exceeds 106 dB under circuit level.The whole modulator power consumption is estimated around 7 mW. 　　Keywords:Sigma-Delta modulator;Simulink behavior modeling;SNR;SC circuits 　　 　　0 引 言 　　 　　随着集成电路技术高速发展,Sigma-Delta ADC因为其对工艺非理想因素抗干扰能力强和数字CMOS工艺兼容性好,以及高精度的特点,而广泛地应用于中低速的ADC中。Sigma-Delta利用的关键技术是过采样和噪声整形[1]。假定量化器的量化噪声与信号的统计特性无关时,量化器产生的量化噪声被视为白噪声,功率为一定值,而由于过采样的作用,量化噪声频谱被展开为原来的OSR倍,其中OSR为过采样率,因此,整个信号带内的噪声减小至原来的1/OSR倍,提高了信噪比。但仅靠提高过采样率达到高精度将导致采样频率过高而使得电路难以实现。噪声整形技术可以让有用的低频信号安全通过或是仅延迟几个采样周期,而对于噪声则是高通的,整个噪声被整形移至高频,最后则需要通过数字抽取滤波器进行低通滤波滤掉高频噪声,这样使得Sigma-delta技术在高精度的ADC应用得以实现。由于压力传感器除了在传统汽车、工业、医疗等领域的大量应用,还将在越来越多的消费领域应用,对ADC的性能,功耗,精度提出越来越高的要求。因此这里将设计一款可用应于压力传感器ADC的高精度Sigma-Delta调制器,从系统建模,参数的选定,非理想因素的影响来分析实现调制器整体电路。 　　 　　1 建模与仿真 　　 　　Sigma-Delta调制器的结构从量化器的位数上可分为一位量化器调制器和多位量化器调制器;从结构上分又可以分为单环路(Loop)结构和级联(Cascade)结构[2]。所有这些结构的信号噪声传输函数都可表示为[3]: 　　Y=Z-L#8226;X+(1-Z-1)L#8226;E(1) 　　式中:Y为调制器输出信号;X为输入信号;E为量化噪声;L为调制器的阶数。由式(1)可得到当过采样率为M,量化器位数为B时,理想情况下信噪比(SNR)为[1]: 　　SNR(dB)=10log1032#8226;2L+1π2LM2L+122B-1(2) 　　多位量化器的采用可以增加信噪比,还可以提高系统的稳定性。但由于其对反馈回路的D/A线性度要求极高,设计电路复杂,一般采用1 b量化器,由一个简单比较器就可以胜任。高阶Loop结构其稳定性很难保证,实际得到的性噪比将比式(2)预测的小很多[4]。综合以上分析及考虑到该设计为16 b精度,确定调制器