ＡＤＳ下ＣＭＯＳ低噪声放大器的设计优化.docVIP

ＡＤＳ下ＣＭＯＳ低噪声放大器的设计优化 　　摘 要：运用仿真工具ADS，通过对CMOS共源共栅低噪声放大器的共源级栅宽，源级电感以及栅极电感值的扫描仿真，以Smith阻抗圆图的形式给出了一个直观的LNA设计优化流程，近似实现了最佳噪声源阻抗和输入阻抗的同时匹配。按照该方法设计的基于0.18 μm CMOS 工艺，工作在1.58 GHz的低噪声放大器，其噪声系数为1.3 dB，S11为-28.4 dB，功耗为3.42 mW，从而很好地证实了该方法的可行性。 　　关键词：CMOS；共源共栅；低噪声放大器；噪声匹配；输入阻抗匹配 　　中图分类号：TN402 文献标识码：B 　　文章编号：1004373X(2008)0317603 　　Design Optimization of CMOS Low Noise Amplifier under ADS 　　WEI Yuxiang,LI Fuhua 　　(School of Electronics Information,Soochow University,Suzhou,215021,China) 　　Abstract：A design optimization of CMOS cascode LNA is presented by Smith chart though the parameter sweep of the