低电压高速ＣＭＯＳ全差分运算放大器设计.docVIP

低电压高速ＣＭＯＳ全差分运算放大器设计 　　摘 要：设计了一种低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构、连续时间共模反馈电路以及低压宽摆幅偏置电路，以实现在高稳定性下的高增益带宽、大输出摆幅。在Cadence环境下,基于TSMC 0.25 μm CMOS 标准工艺模型,对电路进行了spectre仿真。在2.5 V电源电压下，驱动1 pF负载时，开环增益71.6 dB，单位增益带宽501 MHz，功耗4.3 mW。 　　?? 　　关键词：折叠共源共栅;全差分;共模反馈;CMOS?? 　　中图分类号：TN432 文献标识码：B 　　文章编号：1004-373X(2008)11-150-03?オ? 　　Design of a Low-Voltage and High Speed Fully Differential CMOS Op-Amp 　　?? 　　RUAN Ying?? 　　(Shanghai University of Electric Power,Shanghai,201300,China) 　　?オ? 　　Abstract：A low-voltage and high speed CMOS fully differential operational amplifier is designed.The operational amplifier based on the structure of folded cascade,a continuous time CMFB and a low-voltage and wide output swing bias circuit to obtain a high unity-gain bandwidth,a wide output-voltage swing.The operational amplifier is designed in a standard TSMC 0.25 μm CMOS process and simulated with spectre under Cadence environment.With a single 2.5 V power supply,the amplifier achieves a open-loop gain of 71.6 dB with a 501 MHz unity gain frequency and dissipats 4.3 MW power. 　　?? 　　Keywords：folded cascade;fully differential;CMFB;CMOS 　　 　　运算放大器（运放）作为数模转换器（ADC）、模数转换器（DAC）、开关电容滤波器、带隙电压基准源等电路系统的关键基本单元得到了广泛应用。全差分运放与单端输出运放相比能提供更大的输出电压摆幅，并具有不易受共模噪声的影响，偶数阶非线性没有出现在平衡电路的差分输出等优点???? ［1]。近年来，采用了全差分的形式的高性能运放受到普遍关注，特别是低压和高速电路中全差分运算放大器设计成为模拟集成电路的研究热点之一。本文从运算放大器速度和精度等重要性能指标出发，进行电路结构选择和性能参数优化，设计了一种CMOS全差分运算放大器。 ?? 　　 　　1 运放结构分析和选择?? 　　运算放大器的设计首先要根据其用途选择一种合适的电路结构，从运放的建立时间、开环增益、单位增益带宽、相位裕度、输入共模范围、输出摆幅、功耗等方面性能的限制进行结构设计。常见的全差分运算放大器有下面几种类型：两级（two-stage）式、套筒共源共栅（telescopic）式、折叠共源共栅（fold-cascade）式。?? 　　 　　图1 全差分运算放大器结构 　　 　　如图1(a)所示，两级式运算放大器输出V??o1??范围是V??ov8??≤V??o1??≤|V??dd??-V??ov2??|,差分输出的摆幅为2(V??dd?? －V??ov2 ??－V??ov8??) ,其中V??ov??为MOS管的过载电压。这种运算放大器的输出摆幅在各种放大器结构中是最大的,缺点是需要补偿来提高频率特性，常用Miller电容Cc??进行补偿。由于Cc的正向馈通，将在右半平面产生一个零点Z=gM8??/Cc,使得单位增益带宽附近的相位裕度下降，从而增加电路的不稳定性。两级式结构的功耗大，电源抑制比(PSRR)和共模抑制比（CMRR）特性较差[1]。?? 　　如图1(b)所示，套筒共源共栅式主极点由负载电容CL决定，CL起到了补偿的作用，无需额外的内部补偿结构，频率特性好。它的次主极点gM4??/CL，其值远大于图1(a)的次