[工学]数字电路 第12章.ppt

第十一章 数字系统设计基础 第12章数字系统设计基础 概述 传统的真值表、卡诺图、状态转移图等方法设计电路需要凭设计者的经验，而且不适合大规模的数字系统设计。 需要一种数字系统的设计方法，突破传统方法的局限性。 本章将详细介绍数字系统的描述工具：方框图，算法流程图、处理器明细表、ASM图。 基本模型的功能 输入输出接口：完成A/D，D/A转换,同步化处理。 数据处理器（受控电路）：信息的传送处理。 控制器（控制电路）：完成对数据处理器的控制。 说明 控制器根据数据处理器的输出状态来产生控制信号。 数据处理器受控制信号产生状态信号。 在一个计算步骤，控制器发出控制信号给数据处理器，数据处理器完成控制信号所规定的操作。 控制器是区别数字系统和简单的功能部件的标志。 数据处理器的描述方法 明细表：规定数据处理任务的表格 控制器 实现一个计算任务，必存在一个算法，控制器就是用来规定算法的步骤。 小结 一条RTL 语句：描述数字系统所处的一个状态。 其操作：说明数据处理器要实现的操作。 控制函数：说明控制器发出的命令。 一个RTL语句可以定义一个数字系统。 表12.3.20 处理器明细表 图12.3.20 控制器的状态转移图 寄存器A的实现 以累加寄存器A为目标的寄存器操作有清“0”，置数，右移，保持。注意清“0”是同步操作 选用四位移位寄存器74194实现 填写74194功能控制端M1、M0的真值表 累加寄存器A的电路实现 被乘数计数器M 的实现 没有任何操作，只是寄存功能，正常工作时，M1M0=00。 考虑开始工作时的送数，将M1=0，M0=A，A=1时，将被乘数串行移入M寄存器。DSR接开关B，用来得到相应的被乘数。 加法器的实现说明 用74283来实现。 被加数A4A3A2A1接被乘数寄存器M输出，加数B4B3B2B1接累计器A输出。输出F4F3F2F1送累加器A的数据端。 由于A在CLR信号到时，需要置0，所以将F4F3F2F1先与CLR相与，再送至A的数据端。 74283的CO输出应送DFF的D端，但送时受ADD信号控制，所以应先与ADD信号相与再送给D。 计数器CNT 的实现 CNT的操作：增1和同步清零。所以采用四位二进制同步计数器74163来实现 控制器的实现 （1）传统设计方法 该控制器有3个状态T0、T1、T2，所以必须选用2个DFF触发器Q2Q1，设编码分别为00，01，10（标注在ASM图上）。另外有3个输入条件S1S2S3。所以可得乘法器控制器状态转移表： PLD在数字系统设计中的应用 处理器设计 根据ASM图列出处理器明细表，如表12.5.1。 定时电路设计 饮料出售机 (2)用数据选择器、寄存器、译码器的方法（用MSI) 图 12.4.7 利用数据选择器和译码器的控制逻辑框图 数 据 选 择 器 寄 存 器 译 码 器 1 X D Q T 译 码 器 C 图 12.4.8 用数据选择器和译码器实现的乘法控制器逻辑图 S1 S2 SHIFT T2 1 1D Q1 1D Q2 A0 A1 A0 A1 CP T0 T1 ADD CLR S2 0 1 2 3 “0” 0 1 2 3 “0” “1” 74153 74153 译码器 R R C1 C1 (3)用每态一个触发器的方法（用SSI) 控制器有多少状态就有多少触发器，每一个状态对应一个触发器，某一触发器出1表示进入该状态，相当于3个状态分别编码为100，010，001。 优点：a、无须分配状态。 b、控制器的逻辑图易于读懂，调试维护方便，只要根据哪个触发器输出1，就知道进入哪个状态。 c、不用列状态转移表，直接根据ASM图求得触发器得输入； 图 12.4.4 乘法器的ASM图 S1 S2 SHIFT 1 0 0 0 T0 T1 T2 1 10 01 1 00 CLR ADD S3 D0=T0?S1+T2S3 D1=T0S1+T2?S3； D2=T1?S2+T1S2=T1 S2 START 图 12.4.8 用每态一个触发器的乘法控制器逻辑图 1 ≥1 1 ≥1 S 1D CP C1 F0 Q0 T0 T1 T2 S2 CLR ADD SHIFT R 1D C1 F1 Q1 R 1D C1 F2 Q2 (4)用PLA的方法（用LSI) 传统方法当状态比较多时，用组合电路和中规模电路实现就不合适了，可以采用PLD器件来实现 图 12.4.10 PLA控制器一般结构框图 PLA 寄 存 器 … … … … 输入 输出 图 12.4.11 乘法器的PLA控制器 PLA Q1 S3 S2 S1 D2 Q2 D1 T2(SHIFT) T1 T0 ADD CLR 0 0 1 0 0 0 0 1 ? ? 0