[工学]集成电路原理第二章.ppt

第二章 双极型逻辑集成电路 3、LSTTL电路 阻值约为标准门的5倍 DTL输入电路 功耗降为其1/5 LSTTL 有源泄放网络 * * 本章重点： 1、双极集成电路的寄生效应 2、TTL、S/LSTTL、AS/ALSTTL、ECL电路的电路结构，工作原理和特点的分析与比较。 双极型逻辑IC的分类 根据电路工作在输出特性曲线的不同区域，可分为饱和型和非饱和型两大类。 饱和型逻辑IC ——以关态对应截止态，以开态对应饱和态而工作的双极型逻辑IC。 特点： 输出电平稳定 逻辑摆幅大 电路结构简单 功耗较低 使用方便 由于少子在饱和区存在基区存贮效应，使得开关速度下降 主要包括： 电阻-晶体管逻辑RTL 1961 二极管-晶体管逻辑DTL、HTL 1962 晶体管-晶体管逻辑TTL 1962 集成注入逻辑I2L 1972 抗饱和逻辑： 肖特基二极管箝位TTL （STTL） 1969 低功耗STTL （LSTTL） 1971 先进LSTTL/STTL （ALSTTL/ASTTL） 1979 发射极功能逻辑EFL 非饱和型逻辑IC ——关态对应于截止态，而开态对应于线性放大区。 特点： 无少子存贮效应，工作速度快 电路结构复杂 逻辑摆幅小 功耗较大 主要包括 发射极耦合逻辑ECL 互补晶体管逻辑CTL 非阈值逻辑NTL 多元逻辑DYL § 2.1 双极型IC的寄生效应 双极型逻辑IC中，广泛使用的有源器件是npn管，二极管可利用不同的晶体管或单独的pn结制得，设计时要考虑： 芯片利用率 寄生效应 § 2.1.1 集成npn的结构与寄生效应 一、集成npn管的有源寄生效应 寄生pnp管处于放大区的三个条件： (1) EB结正偏（即npn管的BC 结正偏） (2) BC结反偏（即npn管的CS 结反偏） (3) 具有一定的电流放大能力（一般 ?pnp=1~3） 其中，条件(2)永远成立，因为pn结隔离就是要求衬底P+隔离环接到最低电位。条件(3)一般也很容易达到。条件(1)能否满足则取决于npn管的工作状态。 npn管工作于截止区 VBC(npn)0 ? VEB(pnp)0 VBE(npn)0，VCS (npn)0 ? VBC(pnp)0 ?pnp截止 npn管工作于放大区 VBE(npn)0 VBC(npn)0 ? VEB(pnp)0 VCS (npn)0 ? VBC(pnp)0 ?pnp截止 npn管工作于饱和区 VBE(npn)0 VBC(npn)0 ? VEB(pnp)0 VCS (npn)0 ? VBC(pnp)0 ?pnp处于放大区 npn管工作于反向工作区 VBE(npn)0 VBC(npn)0 ? VEB(pnp)0 VCS (npn)0 ? VBC(pnp)0 ?pnp处于放大区 抑制寄生效应的措施： （1）在npn集电区下加设n+埋层，以增加寄生pnp管的基区宽度，使少子在基区的复合电流增加，降低基区电流放大系数????；同时埋层的n+扩散区形成的自建减速场也有一定的降低?的作用。 （2）可采用外延层掺金工艺，引入深能级杂质，降低少子寿命，从而降低? ???。 （3）还应注意，npn管基区侧壁到P+隔离环之间也会形成横向pnp管，必须使npn管基区外侧和隔离框保持足够距离。 二、集成npn管的无源寄生效应 寄生电阻 res，rcs，rb 寄生电容 CD 扩散电容 CJ 势垒电容 （CBE，CBC， CCS） 1、抑制无源寄生效应的措施 深磷扩散 2、等平面工艺与介质隔离 3、U型槽隔离 § 2.2 TTL电路的结构特点及工作原理 2.2.1 标准TTL电路 1、电路特点 输入级采用多发射极管，在电路截止瞬态（输出高电平），T1对T2基极有很强的反抽作用? 上升时间?r?。 输入端接反偏二极管，可将输入负向电压箝位在-1.5V（二极管有寄生串联电阻），使电路抗负向脉冲干扰能力提高。 输出级采用图腾柱结构（推挽），T3-D1和T5交替工作?功耗?，速度?。 由于输出低电平时T5处于饱和态，在向高电平转换时，基区少子存贮电荷只有通过R3泄放，速度较慢，影响上升时间。 2、TTL电路的不足与改进