第5章 32位微处理器Pentium.pptVIP

第5章 32位微处理器Pentium （4）80486 CPU集成了80387功能，且功能又 有所扩充； ② 超标量流水线 ●相对80486 CPU的一条指令流水线，Pentium 微处理器扩充了一条流水线，有U、V两条指令流 水线，一条指令流水线称为标量流水线，那么U、V两条 指令流水线就被称之为超标量流水线； ●U、V流水线中整数指令流水线均由5段组成，分别为预 取指令（PF）、指令译码（D1）、地址生成（D2）、指 令执行（EX）和结果写回（WB）。  （3）CR3，页目录基址寄存器。 CR3，页目录基址寄存器。高20位存放页目录表的物理基 地址，在进行分页变换时，加上10位线性地址×4，形成物理 地址，从中找到某一存储容量为4B的页描述符。在页目录基 址寄存器的低12中，有PCD和PWT两位控制位，其余10位保留。 （4）CR4，允许结构扩展的标志寄存器。 允许结构扩展的标志寄存器。32位CR4中仅使用了9个控制位，其余23位保留。 ②“按序发射”和“按序完成”的调度策略 （3）插入等待状态总线周期的基本概念 由于存储器和I/O设备的工作速度一般低于微 处理器，微处理器一般设有等待信号，以便它 用于与其速度相对较慢的存储器或外设接口之 间进行相匹配的数据传输。 Pentium 微处理器的等待信号是 ，它是 输入信号。 每个周期至少需要两个时钟周期（T1和T2）； 左边是读周期，右边是写周期； 读/写总线周期都是由地址选通信号 有效时启动； 并由信号 有效时控制结束； 在读周期，当地址出现在地址总线ADDR上时， 和 W/ 变为逻辑0，表示读操作周期开始； 在此周期， 和 都不为逻辑0电平，表明该读周期是非流水线式及非缓存式。 2．突发式读/写总线周期 Pentium 微处理器有三类突发式总线周期，每种突 发式总线周期实现一种高速缓存的数据修改操作： ①代码读突发式Cache行填充； ②数据读Cache行填充； ③突发式回写。 5.6 习题(P178)作业： 第3、4、5、8、9题思考题：第1、2、6、7、10、11题 页面故障线性地址（32位） 31 ...... 0 CR2 PWT PCD 页目录表基地址（20位） 31 ...... 12 11 ...... 4 3 2 1 0 CR3 VME PVI TSD DE PSE PAE MCE PGE PCE 31 ...... 9 8 7 6 5 4 3 2 1 0 图5-9 控制寄存器CR4 5.3 Pentium的超标量流水线 Pentium具有两条关于指令的标量流水 线，所以称之为超标量流水线。 5.3.1 Pentium的超标量流水线结构 1．两条指令流水线共用部件 2．非公用的流水部件 5.3.2 U、V流水线及其分工策略 1．U、V流水线的基本原理 U、V流水线都由5段组成，前两段U、V流水线共享，后3段分离进行。 第一段是预取段——PF。 第二段是指令译码1段——D1。 （1）两条指令都是简单指令。 例【5-2】 MOV AX， BX MOV ECX，ESI 这两条指令互不相关，称为简单指令。 D1段是流水线中的关键段，一对指令 经译码后同时发射到下一段必须要满足下列4 个条件： （2）相邻两条指令之间不能有数据相关的问 题。主要有两类数据相关冲突，即写后读 （RAW）以及读后写（WAR）相关。 例【5-3】写后读数据相关（RAW）举例。 i1条 ADD AX，BX i2条 MOV CX，AX （3）两条指令不同时含有立即数，不 同时都是含有偏移量的相对寻址指令。 （4）只有i1条指令允许带有前缀。 第三段是指令译码2段——D2。 第四段是执行段——EX，此段主要在ALU、桶形移位器和其他功能部件中完成指定的运算。 第五段是写回段——WB，将计算结果写回到标志寄存器、目的寄存器以及其他目的地方。 图5-10 U、V流水线工作的基本原理 时钟 1 2 3 4 5 6 7 i1 U PF D1 D2 EX WB i2 V PF D1