机原理第六章.pptVIP

图6.1 六个MOS管组成的静态RAM基本存储电路 图6.4 6116管脚和功能框图 图6.5 单管动态存储器基本存储电路 图6.6 Intel 2164A引脚与逻辑符号 图6.7 Intel 2164A内部结构示意图 图6.8 掩膜ROM电路原理图 图6.9 熔丝式PROM的基本存储结构 图6.10 浮栅MOS EPROM存储电路 图6.11 2764A功能框图 由1024×1芯片构成1KB存储系统 由2K×8的6116构成8K×8的存储器系统 存储器地址译码 通常，CPU输出的低位地址码用作片内寻址，来 选择片内具体的存储单元； 而芯片的片选信号则是通过CPU的高位地址线译 码得到，作片外寻址，以选择该芯片的所有存储 单元在整个存储地址空间中的具体位置。 专用译码器 （3）线选地址译码方式 线选法是指用存储器芯片片内寻址以外的系统的 高位地址线中的某一条，作为存储器芯片的片选控制 信号。 优点：选择芯片不需要外加逻辑电路，译码线路简单。 缺点：地址重叠区域多，不能充分利用系统的存储器 空间 。 存储器地址译码 存储器地址译码电路 存储器的地址译码电路形式很多，概括为： 组合电路（门电路）形式。 专用译码器形式，如3-8译码器74LS138。 数字比较器形式。 EPROM形式。 GAL、CPLD/FPGA形式。 例6.3 在某80