FPGA模拟器与定制矽模拟器有何区别.pdf

FPGA 模擬器與定制矽模擬器有何區別？ 作者：LauroRizzatti ，特約技術專家 10 多年以來，我一直堅定地支援基於FPGA 的硬體模擬系統，並在2013 年一直不遺餘 力地宣傳其優勢。自那以後，我已成為精通各類硬體模擬專業知識的顧問，但現在來評 論FPGA 硬體模擬系統與定制矽硬體模擬系統之間的區別似乎有些姍姍來遲。 商用FPGA 硬體模擬器(FPGA-based emulator)與定制矽硬體模擬器(custom silicon emulator)之間的根本區別在於映射被測設計(DUT)的核心單元。顧名思義，定制矽硬體 模擬器是基於定制器件而造，不可用於商業用途。定制矽硬體模擬器就是採用兩個不同 種類當中的一個來實現的。 在第一類中，核心單元是專為硬體模擬應用而設計的定制FPGA ，但通用FPGA 是個糟糕 的選擇。Mentor Graphics 提供一種稱為Crystal2 的此類SOC 晶片，並稱之為定製片上硬 體模擬器(custom emulator-on-chip) ，如圖1 。在第二類中，核心單元包括大量簡單的布 林處理器，此類處理器在巨大的記憶體中執行設計資料結構存儲。Cadence 供應商稱之 為“基於處理器的硬體模擬器”(processor-based emulator) 。很顯然，定制FPGA 硬體模 擬器與商用FPGA 硬體模擬器具有一些相似之處，但仍然具備獨特的功能。 圖1 ：Mentor Graphiscs Crystal2 “定製片上硬體模擬器”。 定制FPGA 硬體模擬器 定制FPGA 硬體模擬器由法國初創公司MetaSystems （1996 年被Mentor Graphics 收購） 最先開發並商業化，採用不同於Xilinx 和Altera 所提供的獨特FPGA 。該硬體模擬器是基 於定制矽上模擬器架構，專為涵蓋整個硬體模擬器（包括可配置單元、局部互連矩陣、 嵌入式多埠記憶體、I/O 通道、帶探測電路的調試引擎和時鐘發生器）的模擬應用而設 計。 這種方法使用了三個創新點，每個創新點都可提供獨特的優勢： • 可程式設計單元的內部互連網路； • 定制FPGA 的外部互連網路和I/O 結構； • DUT 調試引擎(DUT debug engine) 。 可程式設計單元的內部互連網路 可程式設計單元的互連網路包括兩個不同分級層：位於查閱資料表(LUT)及其集群 （Cluster ）級別的低層；以及更大塊的LUT 集群，即所謂的疊塊的高層。 可以用空間類推法來描述低層。假設所有的LUT 都位於球體表面上，任何兩個LUT 互連 都必須穿過球體中心，則無論兩個LUT 位於何處，互連導線的長度始終相同。（圖2 ）。 圖2 ：描述低層空間類推法。 上述類推法延伸到更高層級，LUT 集群可以分佈在更大球體的表面上，並採用相同的方 式互連（圖3 ）。這基本上是一個重複相同模式的分形圖，從外到內或從內到外移動。 高層(Clusters of LUTs)通過專利結構彼此互相連結溝通 ，提供類似於低層(LUTs inside Cluster)固有的優勢。 圖3 ：高層級空間類推法。 高層通過微小的交互開關矩陣（有些類似於片上網路(NoC)架構）互連疊塊，因此使該 結構有別于傳統網格互連網路。這種方法可以確保佈線可預測、快速和無擁塞。 此外，時鐘樹(Clock Tree)通過導線連接到獨立於資料路徑的專用路徑，因而可以預測和 重複時序，並通過構造防止時序違規行為，因為資料路徑比時鐘路徑更長。不可預測的 時序和保持時間違規行為會破壞商用FPGA 的可用性。 與商用FPGA 的結構相比，定制方法可以確保時序的確定性和可重複性。該方法消除了 佈局約束，確保實現簡單的佈線和快速的編譯（圖4 ）。 圖4 ：商用FPGA 與定制的對比。 多層互連網路技術與高FPGA 容量之間為彼此權衡，並可支持快速和無擁塞(congestion) 的FPGA 佈局和佈線(PR) 。可以在約五分鐘內對一個定制FPGA 進行佈局佈線。相對於 將商用FPGA 的填充率降低至50%或以下，PR 仍可能需要幾個小時。 毫無疑問，與使用當前市場上最大的商用FPGA 晶片相比（例如Xilinx Virtex-7 XC7V2000T ）， 映射10 億ASIC 等效邏輯閘設計將需要更多的定制FPGA 晶片。但兩者實際差異可能會 小於通過比較內部資源（例如LUT ）估算的結果，因為定制FPGA 的利用率接近100% ， 而商用FPGA 則為50%左右。 以下因素有助於減輕容量差距：內置的VirtualWir