选修1-3.4数字电路的应用.ppt

３.４ 数字电路的应用 数字电路的基本单元电路是门电路和触发器; 触发器也是由门电路构成的； 门电路用于实现各种逻辑关系，触发器用于存储数据. 一、用门电路实现逻辑关系 案例： 设计一个四舍五入电路 （1）由于在电子秤中，每一位十进制数是用4位二进制数表示，所以电路应有4个输入C8 、 C4 、 C2 、 C1它们对应的十进制数为N。 电路应有一个输出C0，它代表“分”向“角”的进位。当N≤4时， C0为0；当N≥5时， C0为1。 一、用门电路实现逻辑关系 第二步： 能使输出C0为1 的条件有三种： （1）只要C8 为1 ， C0为1； （2）若 C4 和 C1 同为1 ，C0=1 （3）若 C4 和 C2 同为1 ，C0=1 逻辑表达式为 C0=C8+C4 C1 + C4 C2 二、触发器及其在电子控制系统中的作用 1、基本触发器的记忆作用 什么叫做触发器？ ——数字电路中能将二进制数据记忆住的基本单元电路。 最简单的叫基本触发器，通常由2只或非门（或2只与非门）交叉连接构成。 （1）两个或非门构成的基本触发器 Q=0，Q=1——0状态 Q=1，Q=0——1状态 S (set) 称为置位端或置1端； R (reset)称为复位端或置0端。 当触发信号结束后,S、R输入都是低电平(S=0，R=0)， 状态(置1态或置0态)不变。——这就是触发器的记忆作用。 思考 基本触发器在我们观察时刻之前曾在哪一端加过触发信号? S=0 , R=1 （2）两个与非门构成的基本触发器 用两个与非门构成的基本触发器的触发信号是低电平，即用0来触发。 当置1端S加触发信号，置0端R不加触发信号，即S=0，R=1时，基本触发器置1； 当置0端R加触发信号，置1端S不加触发信号，即S=1，R=0时，基本触发器置0； 3、常用集成触发器 （1）组成：（基本触发器）+（控制电路） （2）常用的有：D触发器，JK触发器 （3）D触发器有两个输入端：D和C，D是数据输入端，被存储的数据加在此处；C是时钟信号输入端，控制数据的存储操作。 时钟信号是一种周期性的矩形脉冲信号，在由数字电路构成的系统中作为各部分同步变化的节拍信号。 D触发器的逻辑符号、功能表与工作波形 D触发器的逻辑符号、功能表与工作波形 （4）JK触发器 JK触发器的输入端J和K， 时钟信号输入端C，“ 。”表示只有在时钟脉冲的下降沿，触发器的状态才由J和K确定，而在相邻两个时钟脉冲的下降沿之间，触发器的状态都保持不变。 两个与非门构成的基本触发器 用两个与非门构成的基本触发器的触发信号是低电平，即用0来触发。 当置1端S加触发信号，置0端R不加触发信号，即S=0，R=1时，基本触发器置1； 当置0端R加触发信号，置1端S不加触发信号，即S=1，R=0时，基本触发器置0； 当两个输入端不加触发信号，即S=1，R=1时，基本触发器状态不变，处于记忆状态。 两个或非门构成的基本触发器 用两个与非门构成的基本触发器的触发信号是低电平，即用0来触发。 当置1端S加触发信号，置0端R不加触发信号，即S=0，R=1时，基本触发器置1； 当置0端R加触发信号，置1端S不加触发信号，即S=1，R=0时，基本触发器置0； 当两个输入端不加触发信号，即S=1，R=1时，基本触发器状态不变，处于记忆状态。 当触发信号结束后，S、R输入都是低电平（S=0，R=0），状态（置1态或置0态）不变。 ——这就是触发器的记忆作用。 D触发器 时钟信号是一种周期性的矩形脉冲信号，在由数字电路构成的系统中作为各部分同步变化的节拍信号。 时钟输入端的“”符号表示将数据存入触发器的操作是在时钟信号的上升沿（由0变为1的时刻）发生的， 如：在t1时刻，时钟信号由0变为1，此时加在D端的信号为1，则触发器的状态变为1，数据就补存进了触发器。在下一个时钟信号的上升沿（t2时刻）到达之前，无论加在D端的信号如何变化，触发器的状态不变，这就是记忆功能。在 Q=0，Q=1——0状态 Q=1，Q=0——1状态 S (set) 称为置位端或置1端； R (reset)称为复位端或置0端。 * 1 9 1 0 0 1 1 8 0 0 0 1 1 7 1 1 1 0 1 6 0 1 1 0 1 5 1 0 1 0 0 4 0 0 1 0 0 3 1 1 0 0 0 2 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 C0 N C1 C2 C4 C8 1 9 1 0 0 1 1 8 0 0 0 1 1 7 1 1 1 0 1 6 0 1 1 0 1 5 1 0 1 0 0 4 0 0 1 0 0 3 1 1 0 0 0 2 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 C0 N C1 C2 C4 C8