多指令流出技术VLIW 和Superscalar简介.pptVIP

多指令流出技术：VLIW 和Superscalar简介 周学海 xhzhou@ustc.edu.cn Review #1/2 Reservations stations: 寄存器重命名，缓冲源操作数 避免寄存器成为瓶颈 避免了Scoreboard中无法解决的 WAR, WAW hazards 允许硬件做循环展开 不限于基本块(IU先行，解决控制相关) 贡献 Dynamic scheduling Register renaming Load/store disambiguation 360/91 后 Pentium II; PowerPC 604; MIPS R10000; HP-PA 8000; Alpha 21264使用这种技术 小结 #2/2 动态调度方案可以用硬件动态完成循环展开 通过重命名机制来消除WAR和 WAW 相关 Reorder Buffer: 提供了撤销指令运行的机制 指令以发射序存放在ROB中 指令顺序提交 分支预测对提高性能是非常重要的 推断执行是利用了ROB撤销指令执行的机制 Superscalar 和VLIW: CPI 1 (IPC 1) 如何使CPI 1 (1/2) 前面所述的各种技术主要通过减少数据相关和控制相关，使得CPI = 1 ( CPI接近1） 是否能够使CPI 1? 两种基本方法 Superscalar: 每个时钟周期所发射的指令数不定（1 －8条） 由编译器或硬件完成调度 IBM PowerPC, Sun UltraSparc, DEC Alpha, HP 8000 该方法对目前通用计算是最成功的方法 新的概念 Instructions Per Clock (IPC) vs. CPI 如何使 CPI 1？ (2/2) 另一种方法 (Very) Long Instruction Words (V)LIW: 每个时钟周期流出的指令数（操作）固定 (4-16) 由编译器调度，实际上由多个单操作指令构成一个超长指令 目前比较成功的应用于DSP，多媒体应用 1999/2000 HP和Intel达成协议共同研究VLIW Intel Architecture-64 (Merced/A-64) 64-bit address Style: “Explicitly Parallel Instruction Computer (EPIC)” 用于多发射处理器的五种主要方法 Superscalar DLX Superscalar DLX: 每个时钟周期发射2条指令，1 条FP指令和一条其他指令 – 每个时钟周期取64位; 左边为Int , 右边为FP – 只有第一条指令发射了，才能发射第二条 – 需要更多的寄存器端口，因为如果两条指令中第一条指令是对FP的load操作（通过整数部件完成），另一条指令为浮点操作指令，则都会有对浮点寄存器文件的操作 Type Pipe Stages Int. instruction IF ID EX MEM WB FP instruction IF ID EX MEM WB Int. instruction IF ID EX MEM WB FP instruction IF ID EX MEM WB Int. instruction IF ID EX MEM WB FP instruction IF ID EX MEM WB 原来1 cycle load 延时在Superscalar中扩展为3条指令 Review: 具有最小stalls数的循环展开优化 采用Superscalar技术的循环展开 Integer instruction FP instruction Clock cycle Loop: LD F0,0(R1) 1 LD F6,-8(R1) 2 LD F10,-16(R1) ADDD F4,F0,F2 3 LD F14,-24(R1) ADDD F8,F6,F2 4 LD F18,-32(R1) ADDD F12,F10,F2 5 SD 0(R1),F4 ADDD F16,F14,F2 6 SD -8(R1),F8 ADDD F20,F18,F2 7 SD -16(R1),F12 8 SD -24(R1),F16 9 SUBI R1,R1,#40 10 BNEZ R1,LOOP 11 SD ＋8(R1),F20 12 循环展开5次以消除延时 (+1 due to SS) 12 clocks, or 2.4 clocks per iterat