一种MII_RMII_SMII可复用以太网接口收发器IP核设计.docx

一种MII/RMII/SMII可复用以太网接口收发器IP核设计刘宇，王艳，周小刚（西安深亚电子有限公司，陕西西安710061）摘要：以太网技术的高速发展，使得利用以太网进行通信和数据交换已成为当今社会通信的潮流和方向。在很多以太网产品设计中都需要设计以太网接口电路，本文介绍了一种基于FPGA的10/100Mb/s以太网接口收发器的IP核设计。该IP核可工作于MII/RMII/SMII模式，通过FPGA验证可作为独立模块应用于相关以太网芯片设计中。关键字：以太网；FPGA；CRC；IPAnIPdesignofEthernetinterfacetransceiverforMII/RMII/SMIIAbstract:WiththehighspeeddevelopmentofEthernettechnology,itisveryimportantforpeopletouseEthernetfortelecommunicationsandinformationexchange.TheinterfacecircuitisnecessaryforEthernetproducts,thisarticleintroducesakindofIPdesignabout10/100Mb/sEthernetreceiver/transmitterbasedonFPGA.TheIPcorecanworkinMII/RMII/SMIImode,andcanbeappliedinICdesignofEthernetindependently.Keywords:Ethernet；FPGA；CRC；Intellectualpropertyrights随着以太网应用的推广，快速以太网FE（FastEthernet）、千兆以太网GE（Giga-bitEthernet）等高速网络已经进入到人们的实际生活应用中，并且随着IPTV等新的电信业务的快速发展，网络产品会越来越多。根据不同的系统需求，在这些网络产品中可能会有不同模式的以太网接口，比如MII模式、RMII模式、SMII模式和GMII模式等。为了适应不同的接口模式，在一些系统应用中会采用FPGA来处理接口信号来增加系统的灵活性。针对这种需求，本文介绍了一种基于FPGA的可支持多种以太网接口的以太网接口收发器的IP核设计。1以太网接口工作模式介绍[1]1.1MII接口MII接口提供MAC与PHY之间、PHY与STA（StationManagement）之间的互联技术，该接口支持10Mb/s与100Mb/s的数据传输速率，数据传输的位宽为4位。两种速率下，除了时钟频率不同外，所有的功能和时序关系都是相同的。MII接口主要包括四个部分：一是从MAC层到物理层的发送数据接口，二是物理层到MAC层的接收数据接口，三是2011·8·（总第147期）ChinalntegratedCircult物理层到MAC层的状态指示信号，四是MAC层和物理层之间传送控制和状态信息的MDIO接口。MII接口还可分为MAC模式和PHY模式，一般来说MAC和PHY对接，但是MAC和MAC也可以对接。MAC模式和PHY模式的区别在于接口信号的方向不同，具体的区别如表1所示。由于MII接口信号线很多，当交换芯片的端口数据较多时，会造成芯片的管脚数目很多的问题，这给芯片的设计和系统的设计都带来了一定麻烦。为了解决这一问题，人们设计了两种新型的MII接口：RMII（ReducedMII）接口和SMII（StreamMII）接口。下，TX_EN有效时，每10个时钟采样一次TXD[0:1]上的数据，TXD[0:1]上的数据保持10个周期不变。接收端，CRS_DV和时钟是异步的。当物理层芯片收到载波信号后，CRS_DV就变为有效，此时若无以太网数据来，则RXD[0:1]上的数据为全0，若有以太网数据，则RXD[0:1]上连续的前导码“01”后跟随以太网数据。需要注意的是，当CRS_DV在以太网数据帧尾时可能会出现周期震荡的形式，这是由外部的载波消失而引起。10/100Mb/s时的数据采样方式和发送端相同。1.3SMII接口SMII（StreamMII）接口是另外一种更简化的MII接口，它又叫串行MII接口。这是因为它的收发数据线只有1比特宽度。SMII接口包括TXD、RXD、SYNC三类信号线和一个125M的时钟信号。因为需要在数据里传输控制信息，所以时钟信号要高于100Mb/s。SYNC是收发数据的同步信号，每10个时钟出一个周期高脉冲。TXD和RXD上传输的是收发数据和控制信息，它们每10个比特为一组，用SYNC来指示每组数据的开始。每组第一个比特和SYNC同步，是错误指示信号，第二个比特是收发使能信号，当此信号，之后的8个比特是数据信号。当使能比特为0时，