Xilinx_ISE软件简单教程教材教学课件.pptVIP

§1.4 软件使用—ISE9.1 ;设计一个模16计数器;1、启动软件 ;2、建立项目工程 ;3、设置参数 ;4、参数设置 完善;5、新文件的输入;5、新文件的输入;6、新文件输入完善;library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity cnt16 is port(clk: in std_logic; dout:out std_logic_vector(3 downto 0); dclk1:out std_logic); end cnt16; architecture Behavioral of cnt16 is signal clk1: std_logic := 1; signal q: integer range 0 to=0; signal w: std_logic_vector(3 downto 0):=0000; Begin dclk1=clk1; dout=not w; ;8、功能仿真;仿真建立的完善;Clk赋值： ;仿真运行;;管脚适配;;文件编程;文件下载实现;下面窗口选JTAG，点Finish;配置窗口中选BIT下