129291992266875000第3章时序逻辑.ppt

3.4.3 中规模集成计数器及应用 ② 整体反馈归 0 法。 先将两片74LS90用8421BCD码接法构成模100计数器，然后采用整体反馈归0法构成模54计数器。 3.4.3 中规模集成计数器及应用 例：试用 74161 实现模 60 计数器。 3.6 同步时序逻辑分析 一般的时序逻辑电路按其状态的改变方式分为： 同步时序逻辑 ：在同一个时钟脉冲控制下改变状态； 异步时序逻辑：在输入信号（脉冲或电位）控制下改变状态，没有统一的时钟脉冲。 3.3.2 移位寄存器 在时钟信号控制下，将所寄存的数据向左或向右移位的寄存器称为移位寄存器。 分类：七种结构类型 3.3.2 移位寄存器 具有右移、左移并行置数功能的寄存器叫做通用移位寄存器。 工作原理如下图： 3.3.2 移位寄存器 3.3.2 移位寄存器 3.4 计数器 计数器的功能是记忆脉冲的个数，它是数字系统中应用最广泛的基本时序逻辑构件。 计数器是一个模数系统。计数器所能记忆脉冲的最大数目称为该计数器的模。 核心元件是触发器。 分类： ①按计数功能来分，可分为加法、减法、可逆计数器； ②按进位基数来分，可分为二进制、十进制、任意进制计数器； ③按进位方式来分，可分为同步计数器、异步计数器。 3.4.1 同步计数器 同步计数器电路中，所有触发器使用同一个时钟脉冲源，又称并行计数器。 可以由计数(翻转)方式的触发器或者移位寄存器构成。 同步计数器的一般分析步骤如下： (1)根据已知的逻辑电路图，写出激励方程； (2)由激励方程和触发器特征方程写出触发器的状态方程； (3)作出状态转移表和状态图； (4)进一步分析其逻辑功能。 3.4.1 同步计数器 1、用计数方式构成的同步二进制计数器 同步计数器电路中，所有触发器使用同一个时钟脉冲源，又称并行计数器。 　　 可用JK触发器构成。JK触发器的J、K端都加上高电平，它就按计数方式工作。 3.4.1 同步计数器 (1)写出激励方程 触发器的特征方程 (2)写出状态方程 3.4.1 同步计数器 (3) 作出状态转移表和状态图 作状态转移表的方法：先规定一个现态(PS)值，然后做出次态(NS)值。次态当作现态，依次做，直到计数器状态循环为止。 (4)逻辑功能：模8加法计数器 3.4.1 同步计数器 2、用移位寄存 器构成的同步二进制计数器 计数器也可以由n状态移位寄存器构成。 为不断在这n个状态中循环，移位寄存器电路中需要加入反馈。 反馈可采用两种方法： 环形计数器(Qn反馈) 扭环计数器(/Qn反馈) 3.4.1 同步计数器 扭环计数器 (1)写出激励方程 D触发器特征方程 (2)写出状态方程 3.4.1 同步计数器 (3)作出状态转移表 (4)逻辑功能：模6计数器 特点： ①移位寄存器构成的同步计数器，由于每个计数状态中只有一个触发器发生反转，译码波形非常好，不带毛刺。 ②由于只有6个状态，不能自动启动。工作之前清零，可进入工作循环。 3.4.2 异步计数器 异步计数器又称串行计数器，各触发器的时钟不是来自同一个时钟源。状态变化时，有的触发器与时钟同步，有的则滞后一些时间。异步计数器按串行方式工作。 异步计数器翻转时间： 从时钟有效沿开始到该级触发器翻转结束，有一个翻转时间tp。n级触发器组成的异步计数器则有ntp 3.4.2 异步计数器 1、异步二进制计数器(加法) 0 0 0 0 0 0 1 1 0 0 1 0 1 0 2 0 1 0 0 1 1 3 0 1 1 1 0 0 4 1 0 0 1 0 1 5 1 0 1 1 1 0 6 1 1 0 1 1 1 7 1 1 1 0 0 0 由状态表可以看出： ①最低位触发器FF0的输出状态Q0，在脉冲作用下，每来一个脉冲状态就翻转一次； ②次高位触发器FF1的输出状态Q1，在Q0由1 → 0 (向高位Q1进位)时翻转一次； ③最高位触发器FF2的输出状态Q2与Q1类似，在相邻低位Q1由1 → 0 (向高位Q2进位)翻转一次。 3.4.2 异步计数器 构成异步二进制加法计数器，各触发器间的连接规律如下： ①只需用具有T’功能的触发器构成计数器的每一位； ②最低位时钟输入端接计数时钟信号源； ③其它各触发器的时钟脉冲输入端则接到它们相邻低位触发器的输出端Q或/Q。究竟接Q还是/Q，则应触发器的触发方式(上升沿触发或下降沿触发)而定。 现在关键问题：怎样确定接Q或/Q端呢？ 3.4.2 异步计数器 确定接Q或/Q端的方法 上升沿触发：当相邻低位Q由1 → 0(进位，此时/Q由0 → 1)时，低位应该向相邻高位输入一个0 → 1的上升沿脉冲，可由其/Q端输出，迫使其相邻高位翻转一次； 下降沿触发：当相邻低位Q由1 → 0(进位，此时/Q由0 → 1)时，低位应该