[理学]第2章 8086微处理器2.pptVIP

2.2 8086的工作模式和引脚特性 1. 8086 系统工作模式 8086采用40条引脚的双列直插式封装如图所示。由于芯片对外联系的信息远大于40，为此采用分时复用的地址/数据总线。有两种工作方式：最小方式和最大方式，在不同工作方式下，其中8个引脚功能定义不同。 2.8086的引脚特性 最小模式系统是指系统通常只有一个微处理器， 即8086 CPU，系统的控制信号由8086直接产生，系统所需的外加其他控制逻辑部件最少。当CPU的引脚信号MN/ 接高电平（＋5V）时，即可工作于最小模式。基本配置如图2-9所示。 （1）地址/数据总线AD15~AD0 此引脚为双向、三态。地址/数据分时复用，传送地址时单向输出，传送数据时双向输入或输出。 为使这些引脚作为数据总线信号使用时不丢失地址信号，必须将地址信号锁存起来，可由8283/8282锁存器来完成。 （2）地址/状态信号A19/S6~A16/S3 为输出、三态总线。采用分时输出，即在T1状态作地址线用，T2~T4状态输出状态信息。 当访问存储器时，T1状态输出A19~A16，与AD15～AD0一起构成访问存储器的20位物理地址； CPU访问I/O端口时，不使用这4个引脚，A19～A16保持为0。状态信息中的S6为0用来表示8086CPU 当前与总线相连，所以在T2～T4状态，S6总为0，以表示CPU当前连在总线上； S5表示中断允许标志位IF的当前设置，IF=1时，S5为1，否则为0；S4～S3用来指示当前正在使用哪个段寄存器，如表2-4所示。 当CPU处于“响应保持”状态时，A19/S6～A16/S3被置为高阻状态。 由于这4个引脚采用了复用技术，因此必须将地址信号锁存。 如果执行的是I/O指令，由于8086只能访问64k个端口地址，因此在一个总线周期的T1周期，这4个引脚为低电平。 （3）高8位数据总线允许/状态线 /S7 引脚34 (Bus High Enable / Status) ，输出、三态。在总线周期的T1状态时输出，当该引脚输出为低电平时，表示当前数据总线上高8位数据有效。该引脚和地址引脚A0配合表示当前数据总线的使用情况，如表2-5所示，S7在8086中未被定义，暂作备用状态信号线。 （4）最小/最大方式控制信号MN/ MN/ 引脚接高电平时，8086CPU工作在最小方式。 MN/ 引脚接低电平时，8086CPU工作在最大方式。 （5）读信号 (Read) 引脚32，读控制信号，输出。当 =0时，表示将要执行一个对存储器或I/O端口的读操作。到底是从存储单元还是从I/O端口读取数据，取决于M/ 信 号。 （6）M/ 引脚28，存储器I/O端口控制信号，输出。该信号用来区分CPU是进行存储器访问还是I/O端口访问。具体情况如表2-6所示。 （7） (Write) 引脚29，写信号，输出。有效时，表示CPU当前正在进行存储器或I/O写操作，到底是哪一种写操作，取决于M/ 信号，如表2-7所示。在DMA方式，该引脚被浮置为高阻状态。 （8）地址锁存允许信号ALE 引脚25，输出，高电平有效。在任何一个总线周期的T1状态，ALE均为高电平，以表示当前地址/数据复用总线上输出的是地址信息，ALE由高到低的下降沿把地址装入地址锁存器中。 （9）准备就绪信号READY 引脚22，输入，高电平有效。它实际上是所寻址的存储器或I/O端口发来的数据准备就绪信号。CPU在每个总线周期的T3状态对READY引脚采样，若为高电平，说明数据已准备好；若为低电平，说明数据还没有准备好，CPU在T3状态之后自动插入一个或几个等待状态TW，直到READY变为高电平，才能进入T4状态，完成数据传送过程，从而结束当前总线周期 （10）可屏蔽中断请求信号INTR 引脚18，输入，高电平有效。CPU在每个指令周期的最后一个时钟周期检测该信号是否有效，若此信号有效，表明有外设提出了中断请求，这时若IF=1，则当前指令执行完后立即响应中断；若IF=0，则中断被屏蔽，外设发出的中断请求将不被响应。程序员可通过指令STI或CLI将IF标志位置1或清0。 （11）中断响应信号 引脚24，输出，低电平有效。该信号用于对外设的中断请求(经INTR引脚送入CPU)作出响应。此信号在每一个中断周期的T2、T3和TW周期有效，可用作中断类型号的读选通信号。 （12）非屏蔽中断请求信号NMI 引脚17，输入，上升沿触发。此请求不受标志寄存器FLAGS中中断允许标志位IF状态的影响，只要此信号一出现，在当前指令执行结束后立即进行中断处理 （13）复位信号RESET 引脚