第4章组合逻辑电路new1.ppt

例：试用ROM构成能实现函数y=x2的运算表电路，x的取值范围为0～15的正整数。 Y7=m12+m13+m14+m15 【解】 （1）写出各函数的标准与或表达式： 　　　按A、B、C、D顺序排列变量，将Y1、Y2、Y4扩展成为四变量逻辑函数。 （2）选用16×4位ROM，画存储矩阵连线图： 4.4.5 算术运算电路 一、一位加法器： 1、半加器： A B S C =1 Σ A B S C 1 0 1 1 0 1 1 0 0 1 0 1 0 0 0 0 C S A B 2、全加器： Ai BiCi-1 1 0 00 01 11 10 1 1 1 1 Ai BiCi-1 1 0 00 01 11 10 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 0 1 0 1 1 0 0 1 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 0 0 0 0 Ci Si Ai Bi Ci-1 二、多位加法器： 1、串行进位加法器： 2、超前进位集成 4位加法器74283： 3、超前进位产生器74LS182： 例1：用74LS283设计一个把4位8421BCD码转化为余3码电路。 例2：用两片74LS283设计一个一位8421BCD码十进制 加法电路。 三、减法器： 可以专门设计，也可以用加法器实现。 四、集成算术/逻辑单元（ALU）举例： §4.5 组合可编程逻辑器件 4.5.1 PLD的结构、表示方法及分类： 一、PLD的结构： Y Z 与门阵列 或门阵列 输出 B A 输入 输入电路 与门阵列 或门阵列 输出电路 输入 输出 二、PLD的表示方法： A B C D L1 L1 = ABCD B A L1 = AABB=0 L2 = 1 L3 = AB B A L1 A A A 输入缓冲器 被编程连接单元 硬线连接单元 被编程擦除单元 A B C D L2 L2 = A+B+C+D 三、PLD的分类： 按集成度: 低密度(1000门以下)：PROM，PLA，PAL，GAL 高密度(1000门以上)：CPLD，FPGA 按结构体系: 简单PLD、复杂PLD、现场可编程门阵列FPGA 按编程的部件: 与阵列固定，或阵列可编程：PROM 或阵列固定，与阵列可编程：PAL，GAL 与阵列、或阵列都可编程：PLA 一、PROM： 输出（数据线） 输入（地址线） 与门阵列（固定） 或门阵列（可编程） A1 A0 A2 A3 D1 D0 D2 D3 PROM由固定的与门阵列和可编程的或门阵列组成 4.5.1 PLD的结构、表示方法及分类： 简单的PROM电路图，右图是左图的简化形式。 实现的函数为： 固定连接点 （与） 编程连接点 （或） 例：二进制码转换为格雷码的真值表 G3=∑m（8，9，10，11， 12，13，14，15） G2=∑m（4，5，6，7， 8，9，10，11） G1=∑m（2，3，4，5， 10，11，12，13） G0=∑m（1，2，5，6， 9，10，13，14） 二进制码转换为格雷码的阵列图及逻辑符号图 二进制码转换为格雷码的阵列图 逻辑符号图 【解】 （1）分析要求、设定变量 自变量x的取值范围为0～15的正整数，对应的4位二进制正整数，用B=B3B2B1B0表示。根据y=x2的运算关系，可求出y的最大值是152＝225，可以用8位二进制数Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。 （2）列真值表 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1