第12章图像边缘检测器的设计与分析教材教学课件.pptVIP

第12章 图像边缘检测器的设计与分析 ;12.1 系统设计要求 ; 图12.1是一个DSP+FPGA/CPLD的图像处理系统的总体框图，其中图像传感器CCD的主要功能是获取外界图像的各个像素点灰度值；图像主处理器采用数字信号处理器DSP，主要负责对图像传感器传送的灰度信息进行存储，并负责调用协处理器进行边界像素判别，找出我们感兴趣的目标对象，从而得到该对象的运动信息，以便控制执行装置进行位置跟踪；边缘检测协处理器为FPGA/CPLD，主要完成主处理器传送过来的像素的边界判别，并把处理结果返回到主处理器中。 ;图12.1 DSP+FPGA/CPLD图像处理系统的组成框图 ; 在本系统中，系统的设计指标为：数据吞吐量10 Mb/s；动态响应时间100 ms/frame。主处理器初步选用德州公司的DSP芯片TMS320C5402，协处理器拟采用ALTERA公司的FLEX10K20。图像处理系统的接口关系如图12.2所示，其中FLEX10K20的接口说明如下： DATA：8位数据输入端口。 WR：写有效信号输入端口。 CLK：同步时钟输入端口。 ; T_D：阈值/像素值选择端口，T_D =1时，表示输入的数据为像素阈值，为0时表示输入的数据为像素值。 CS：片选信号，低电平有效。 READY：状态查询位，为协处理器“准备好”信号输出端，低电平有效，当该协处理器处理完一帧图像后，该信号恢复有效电平，主处理器启动下一帧图像的边界处理。 MAGOUT：像素边界判别信号输出，MAGOUT为1时，表示当前像素为边界像素，为0表示为非边界像素。 ;图12.2 图像处理系统接口关系图 ;12.2 系统设计方案; 12.2.2 算法实现 ? 由前面所述可知，Sobel的滤波函数为 ? H=(Q0+2Q3+Q6) ? (Q2+2Q5+Q8); V=(Q0+2Q1+Q2) ? (Q6+2Q7+Q8) DR=(Q1+2Q0+Q3) ? (Q5+2Q8+Q7); DL=(Q1+2Q2+Q5) ? (Q3+2Q6+Q7) Magnitude＝Max(H, V, DR, DL) ; 为了减少设计的复杂度，上面式子中的乘法运算可以改写成加法运算： ? H=(Q0+Q3+Q3+Q6) ? (Q2+Q5+Q5+Q8); V=(Q0+Q1+Q1+Q2) ? (Q6+Q7+Q7+Q8) DR=(Q1+Q0+Q0+Q3)?(Q5+Q8+Q8+Q7); DL=(Q1+Q2+Q2+Q5)? (Q3+Q6+Q6+Q7) ; 12.2.3 总体设计方案 ? 根据图像处理的知识及分析，我们可得到此边缘检测处理器的工作流程如图12.4所示。首先，DSP将从图像传感器中获取的灰度图(800×600)按照每三列划分为一帧的原则进行帧窗口划分。帧窗口的图形数据又按照每三行划分为一个像素处理窗口的原则逐一进行处理。 ;图12.4 图像处理流程示意图 ; 根据以上设计思路，我们可把整个系统的实现划分为四个大的模块，其总体结构如图12.5所示。其中： 帧窗口接收模块(FIFO)负责接收DSP传送过来的一个帧窗口的数据，其本质为一个双端口先入先出栈FIFO，其数据宽度为8，深度等于一个帧窗口内的像素点个数(600×3＝1800)。 ; 串入并出模块(SIPO)负责把FIFO内的数据转换成为像素处理窗口的列像素向量，便于像素处理窗口的数据刷新处理。 像素窗口刷新模块(REFRESH)实现对需要处理的像素数据的刷新。 数据处理模块(PROCESSOR)是本图形边缘处理器的核心部分，主要是实现Sobel算法，其性能的好坏对整个设计的成败有着关键的作用。 ;图12.5 图像边缘检测器总体结构图 ; 12.2.4 主要功能模块的设计 1. 帧窗口接收模块FIFO 由于高速设备与慢速设备之间处理速度的差别，它们之间的数据传输一般采用查询方式或中断方式，而数据同步传输则选择了帧同步方式。存储器的类型拟选用FIFO，堆栈空时向主机发出准备好信号，主机检测到它的数据传输请求时，传送一帧数据，由于FIFO的大小与一帧图像的大小是一致的，所以接收完毕后，堆栈满，S