[高等教育]07第七章 8255.pptVIP

接口与通讯 并行通信和并行接口 并行接口分类 8255A端口地址确定 7-2 8255A的控制字 * * * 计算机学院, 2006 第七章 并行通信与并行接口8255 重点:掌握8255的可选择性及它的可编程性。 难点:掌握怎样选择端口，以及端口与CPU的传 送数据的方式和怎样写入方式字或控制字。 主要内容: 难点和重点: 8255A引脚功能及内部结构 端口寻址 控制字和命令字 初始化及编程 工作方式 应用举例 并行通信：把一个字符的各数位用几根线同时进行传输 并行接口：实现并行通信的接口。 并行接口的特点： 在多根数据线上以字节或字为单位传递信息。 一般在接口与外设之间还要设置两根握手信号线。 并行接口与外设交换数据时，即使只用到一位，也要一次输入/输出8位或16位。 不象串行通信有严格的格式。 按传送方式分类： 只作为输入接口—— 单向，如卡片读入机接口 只作为输出接口—— 单向，如并行打印机接口 作为输入/输出接口——双向 两个单向通道（一入，一出） 一个双向通道（入、出不能同时） 按电路结构分类： 硬件连接接口：工作方式及功能用硬件连接设定 可编程接口：工作方式及功能用软件编程方法设定 不可编程的并行接口芯片： 74LS244 （单向 缓冲） 74LS245 （双向 缓冲） 74LS373 （单向 缓冲 锁存） 74LS374 （双向 缓冲 锁存） 可编程的并行接口芯片： 8255A 可编程并行口除有缓冲、锁存功能外，还增加了状态寄存器、控制方式、中断、端口译码等功能。 常用并行接口芯片： 7-1 Intel 8255A芯片引脚及内部结构 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 PA3 PA2 PA1 PA0 GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2 8255A PA4 PA5 PA6 PA7 RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB3 和CPU一边相连的 D7~D0 A1、A0 RESET 引脚信号可分为两组： 和外设一边相连的 PA7~PA0 PB7~PB0 PC7~PC0 端口A 端口B A组控制 B组控制 端口C （上半部分） 端口C （下半部分） PB7~PB0 PC3~PC0 PA7~PA0 PC7~PC4 数据总线 数据总线 缓冲器 读/写 控制逻辑 RD WR A0 A1 RESET CS 8255A的内部结构框图 D7~D0 数据总线缓冲器 双向三态8位数据缓冲器。与系统数据总线相连。其作用是通过它与CPU进行数据交换，及向8255发送控制字及命令。 读/写控制逻辑 负责管理8255的数据传输过程。它接收来自CPU地址总线及控制总线的输入信号，然后向A组和B组的控制部件发送控制命令。 ：片选 ：CPU从8255读取数据。 ：允许CPU把数据或控制命令写入8255。 A1、A0：端口选择信号。 RESET：复位信号，有效时所有内部寄存器都被清除， 三个端口均被置成输入方式。 8255A的各组成部分及引脚功能 8255A的寻址 A1 A0 访问的端口 0 0 端口A 0 1 端口B 1 0 端口C 1 1 控制字寄存器 8255A的控制信号组合功能 CS RD WR A1 A 0 传 输 说 明 0 0 1 0 0 数据从端口A送数据总线 0 0 1 0 1 数据从端口B送数据总线 0