Verilog设计深入.PPT

  1. 1、本文档共28页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Verilog设计深入

第8章 Verilog设计深入 8.1 过程中的两类赋值语句 8.1 过程中的两类赋值语句 8.1 过程中的两类赋值语句 8.1 过程中的两类赋值语句 8.1 过程中的两类赋值语句 8.1 过程中的两类赋值语句 8.1 过程中的两类赋值语句 8.1 过程中的两类赋值语句 8.2 过程语句归纳 过程结构总结 8.2 过程语句归纳 8.2 过程语句归纳 8.3 if语句归纳 8.3 if语句归纳 8.3 if语句归纳 8.3 if语句归纳 8.3 if语句归纳 8.3 if语句归纳 8.4 三态与双向端口设计 8.4 三态与双向端口设计 8.4 三态与双向端口设计 8.4 三态与双向端口设计 8.4 三态与双向端口设计 8.4 三态与双向端口设计 8.4 三态与双向端口设计 习 题 * * 8.1.1 未指定延时的阻塞式赋值语句 赋值语句执行分为三步: 一、计算出“驱动表达式”的值; 二、向目标变量进行赋值操作; 三、完成赋值,即实现目标变量的更新。 8.1.2 指定了延时的阻塞式赋值 8.1.3 未指定延时的非阻塞式赋值 阻塞与非阻塞赋值语句,在同一过程结构中,允 许存在对同一目标变量多次赋值或驱动的现象。 Verilog规定,对非阻塞赋值语句,这个被赋值的目标 变量接受最接近过程结束的那一个驱动源的数据。 Verilog规定:在同一个过程结构中,对同一个目标信号的赋值形式必须一致,不能混合。 8.1.4 指定了延时的非阻塞式赋值 8.1.5 深入认识阻塞与非阻塞式赋值的特点 8.1.6 不同的赋初值方式导致不同综合结果的示例 8.1.6 不同的赋初值方式导致不同综合结果的示例 8.2.1 过程语句应用总结 1. 过程语句为一无限循环语句 2. 过程中的语句具有顺序和并行双重性 3. 过程语句本身是并行语句 4. 过程中只允许描述对应单一时钟的同步时序逻辑 8.2.2 深入认识不完整条件语句与时序电路的关系 8.2.2 深入认识不完整条件语句与时序电路的关系 8.3.1 if语句的一般表述形式 8.3.1 if语句的一般表述形式 8.3.1 if语句的一般表述形式 8.3.1 if语句的一般表述形式 8.3.2 关注if语句中的条件指示 8.3.2 关注if语句中的条件指示 8.4.1 三态控制电路设计 8.4.2 双向端口设计 8.4.2 双向端口设计 8.4.2 双向端口设计 8.4.3 三态总线控制电路设计 8.4.3 三态总线控制电路设计 8.4.3 三态总线控制电路设计 *

文档评论(0)

fengruiling + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档