时钟倒车雷达.doc

设计要求 功能：电子钟显示（时钟调整、闹钟），可以利用超声波测量1.5米以内的距离，并显示在LCD上。 方案分析 由单片机实现各个部分的控制，通过套线来完成各部分的工作。数码管采用四位共阳极数码管，驱动端与公共端采用外部套线与单片机连接，灵活的运用单片机的IO口。 　　　　　　　　 　 　　　　　　　　　　 硬件制作及其功能 硬件组成部分由： 1.单片机最小系统 2.LED显示模块共阳极（4位），LCD模块 3.键盘模块（4*4） 4.电源模块 5.超声波模块等5个主要模块组成 单片机最小系统模块 89C51单片机是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压、高性能CMOS8位微处理器。与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的89C51是一种高效微控制器μF，电阻R取10kΩ；晶振电路中电容C1、C2一般取22pF，晶振12M Hz。 另外，第31引脚（）如果悬空或接至VCC，则上电复位后单片机从内部开始执行程序；如果接地，则上电复位后单片机从外部开始执行程序。 ·全静态工作：0Hz-24MHz·三级程序存储器锁定 　　· 128*8位内部RAM 　　· 32可编程I/O线 · 两个16位定时器/计数器 　　· 5个中断源 　　· 可编程串行通道 · 低功耗的闲置和掉电模式 · 片内振荡器和时钟电路　　 VCC：供电电压。 　　GND：接地。 　　P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据 地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 　　P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 　　P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 　　P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 　　P3口也可作为AT89C51的一些特殊功能口，如下表所示： 　　口管脚 备选功能 　　P3.0 RXD（串行输入口） 　　P3.1 TXD（串行输出口） 　　P3.2 /INT0（外部中断0） 　　P3.3 /INT1（外部中断1） 　　P3.4 T0（记时器0外部输入） 　　P3.5 T1（记时器1外部输入） 　　P3.6 /WR（外部数据存储器写选通） 　　P3.7 /RD（外部数据存储器读选通） 　　P3口同时为闪烁编程和编程校验接收一些控制信号。 　　RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 　　ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 　　 /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。 　　 /EA/VPP：当/EA保持低电平时，则在此期间外部程序存储