基于ＦＰＧＡ的图像中值滤波器的硬件实现.docVIP

基于ＦＰＧＡ的图像中值滤波器的硬件实现 　　摘 要：为了实现图像的实时处理，常采用现场可编程门列阵FPGA对采集的数字图像做预处理，在讨论中值滤波算法原理的基础上，利用VHDL硬件描述语言设计一个中值滤波模块对输入图像进行去噪处理，仿真结果说明该算法满足实时性要求，取得较好的仿真效果，并对中值滤波的改进算法进行了讨论。 　　关键词：现场可编程门列阵(FPGA)；VHDL；图像处理；中值滤波 　　中图分类号：TP391文献标识码：B 　　文章编号：1004-373X(2008)22-099-03 　　 　　Hardware Implementation of Median Filter Based on FPGA 　　LI Yangbo,ZHAO Buhui 　　(School of Electrical and Information Engineering,Jiangsu University,Zhenjiang,212013,China) 　　Abstract：To realize the real-time image processing,people often uses FPGA to do image preprocessing with collected digital image.On basis of discussing the principle of median filter algorithm,this paper uses VHDL language and designs a module of median filter to remove the impulse in input image and gains a real-time request and good result.At the end of the paper,it discusses the improved realization of the algorithm. 　　Keywords：FPGA;VHDL;image processing;median filter 　　 　　图像在生成，传输过程中常会受到各种噪声源的干扰和影响，为了抑制噪声，改善图像质量，在对图像进行分析前需要对图像进行滤波、平滑等处理。底层图像预处理算法的特点是数据量比较大，而运算结构相对较规律，用一般的软件实现会比较慢。由于FPGA含有丰富的逻辑单元，很容易实现各种电路设计和完成较复杂的运算，对于不同的图像处理要求，只需要用软件修改FPGA内部的逻辑功能即可。故对于实时性要求较高的系统，利用FPGA实现底层算法是理想选择之一。本文即以中值滤波算法为例，介绍基于FPGA的图像处理算法的硬件实现。 　　 　　1 中值滤波原理 　　 　　中值滤波器是在1971年由J.w.Jukey首先提出并应用于一维信号处理技术(时间序列分析)中，后来被二维图像信号处理技术所引用。 中值滤波是一种能有效地抑制图像噪声而提高信噪比的非线性滤波技术。它是把邻域中的像素按灰度级进行排序，然后选择该组的中间值作为输出像素值。用公式表示为： 　　g(x,y)=median{f(x-i,y-j)}(i,j)∈S 　　上式中g(x,y)，f(x,y)为像素的灰度值；S为模板窗口。对于不同的图像内容和不同的应用要求，往往采用不同的模板窗口，其中常用的有3×3模板和5×5模板。采用3×3模板拥有耗时短，资源省的优点，而采用5×5模板能获得更好的处理效果。本设计通过en1使能端口可在3×3模板和5×5模板之间切换，来满足设计的不同需求。 　　与最小均方滤波器以及其他线性滤波器相比，中值滤波器对滤除脉冲干扰及图像扫描噪声很有效，同时又能够保护目标图像边缘，而且在实际运算过程中并不需要图像的统计特性，这也带来不少方便。 　　 　　2 实现方案 　　 　　本设计以Altera公司的Quartus Ⅱ软件为开发平台，处理图像为8位的灰度图像，为了节省仿真时间，本设计假定图像每行的像素个数为20。其总体设计方案如图1所示。 　　图1 总体设计方案 　　由图1可知，整个系统可分为2大模块： 　　3×3(5×5)模板生成模块和图像数据比较模块。3×3(5×5)模板生成模块处理图像的某个像素和其邻域像素，经过中值滤波算法排序后，得出其中值像素来取代原3×3(5×5)窗口中间位置的像素值。之后3×3(5×5)模板生成模块将不断右移或换行，直到将一幅灰度图像的数据阵列中的所有像素全部处理完。图1中 D(7..0)为灰度图像数据输入端，DOUT(7..0)为图像数据输出端，ENO为输出数据有效标志，整个系统有统一的时钟信号clk和复位信号rst。下面分