基于MC8051 IP核的多周期同步测频改进.docVIP

基于MC8051 IP核的多周期同步测频改进 　　摘 要:分析多周期同步测频原理及误差,在此基础上提出一种多周期同步测频的改进方法。该方法通过对标准频率计数值的修正,在不提高系统时钟频率和闸门时间的前提下,实现了测量精度的提高,并详细分析了其测量误差。最后,讨论了在FPGA中利用MC8051 IP核来实现真正意义的高性价比的SoPC频率测量问题。 　　关键词:多周期同步测频; 频率测量; MC8051; IP核 　　中图分类号:TM93 文献标识码:A 　　文章编号:1004-373X(2010)11-0157-03 　　 　　Improvement of Multi-Period Synchronous Frequency Measurement 　　Based on MC8051 Intellectual Property Core 　　LIAO Lei, XIE Zheng-wei, JIANG Tao 　　(School of Physics and Electronic Engineering, Sichuan Normal University, Chengdu 610066, China) 　　Abstract: The modified method of multi-period synchronous frequency measuement is proposed by analysing its prineiple and error. Through revising the standard frequency counter value, the measurement precision is improved without increasing the frequency of system clock and time of gate. The measurement error are analysed in detail. The method to realize the low price-performance ratio of the SoPC frequency measurement with MC8051 IP core in the FPGA is discussed. 　　Keywords: multi-period synchronous frequency measurement; frequency measurement; 　　 　　0 引 言 　　频率测量是现代电子测量中最常用的一种测试。新型的频率计大多以可编程逻辑器件为核心,外置微控制器来控制系统的工作。这种方式成本低廉,应用灵活,但系统复杂,集成度低,功耗较大。随着PLD与EDA技术的发展,尤其是MCU IP核的发展,将处理器、数字逻辑,甚至存储器等嵌入到一块芯片之内,构建各种嵌入式系统和片上系统成为发展的必然趋势。但广为人知的NiosⅡ,PowerPC,MicroBlaze,PicroBlaze等都需要容量巨大的RAM和FLASH才能正常运行,因此很难实现真正意义上的低成本和SoPC测频系统。 　　传统多周期同步测频法的相对误差仅由标准频率信号的频率和闸门开启时间决定。标准频率信号的频率越高,闸门时间越长,则相对误差越小。但频率的提高要受器件的工作频率限制,闸门时间的增长要求计数器有更长的字长,并且会降低测量速度。文献[1-7]提出了全同步测频法,尽管可以大致消除±1个计数误差,但是难以实现被测信号与标准时钟的完全同步,测量时间无法预知。文献[8]基于相位检测原理提出了一种准同步测频方法,但该方法需要远高于标准频率的相位时钟,才能获得较小的相对误差,与直接提高标准频率来减小相对误差的方法相比优势不明显,且电路复杂。 　　针对以上情况,提出了一种改进多周期同步测频的方法,在不改变闸门时间和提高时钟频率的前提下,提高测量精度,并采用Oregano Systems的免费MC8051 IP核,实现了一种真正高性价比的SoPC频率计。 　　1 多周期同步测频原理及改进 　　1.1 传统多周期同步测频原理 　　如图1所示,多周期同步测频的核心是用被测频率信号来同步预置闸门,使实际闸门时间为被测信号周期的整数倍。在实际闸门期间,分别用两个计数器对被测频率F??x和标准频率F??s进行计数,如果所计数值分别为N??x和N??s,则被测频率为: 　　F??x=(N??x/N??s)F??s 　　由于实际闸门时间只与被测频率F??x同步,所以对被测频率的计数N??x没有±1的误差,只有对标准频率的计数值N??s存在ΔN??s的误差,|ΔN??s|1,所以实际频率为 　　F′??