基于UPF的低功耗设计的逻辑综合.docVIP

基于UPF的低功耗设计的逻辑综合 　　摘要：文章介绍基于UPF的低功耗设计中，各种实现低功耗的策略。并着重介绍UPF的相关命令及其意义及使用，然后说明UPF低功耗流程中的逻辑综合及步骤。最后给出总结，以及一些在低功耗下逻辑综合的经验。 　　关键词：低功耗设计；逻辑综合；UPF 　　中图分类号：TP302文献标识码：A文章编号：1009-3044(2011)16-3955-02 　　UPF-based Logic Synthesis of Low-Power Design 　　LIU Yi, WU Xiu-long, KE Lie-jin 　　(School of Electronics and Information Engineering, Anhui University, Hefei 230601, China) 　　Abstract: This paper introduces some implementation strategies for UPF-based low-power designs, especially significance and usage of correlative UPF commands. Then it explains UPF-based logic synthesis of low-power design and its steps. Finally given the summary and some experience of low-power logic synthesis. 　　Key words: low-power design; logic synthesis; UPF 　　随着SOC(片上系统)的集成度的扩大和时钟频率的提高，以及便携式的应用的需求片的功耗和面积要求越来越高。面积制约着芯片的成本，功耗决定芯片的可靠性以及便携设备的电池寿命。所以在便携式设备上，低功耗设计变得越来越必不可少。传统的低功耗技术，有控时钟，多阈值电压技术等。其中门控时钟是最常用的低功耗技术，是在逻辑综合的时候插入门控时钟单元，这样使得当enable无效的情况下，关断寄存器的时钟，使之不翻转，从而减小动态功耗。而多阈值电压技术主要用于减小泄漏功耗，在65nm工艺及以后，泄漏功耗也成为芯片功耗的一个重要组成部分，优化泄漏功耗主要通过在非关键路径使用高阈值电压的逻辑器件。 但这些已满足不了现今低功耗设计的要求。先进低功耗技术有：多电源多电压技术，电源门控技术，动态电压与频率调节技术等[1]。 　　1) 多电源多电压(Multi-source Multi- voltage)：可以有效地降低动态功耗。所谓多电源是指不同的逻辑模块处于不同的电源域中，由不同的电源供电。这样可以根据各个模块性能的要求不同，采用不同的电压。对于频率要求比较高的模块，可以采用高电压，而一些相对低频的模块则可采用低电压。但不同电压域之间的信号交互则需要加入电平转换单元（level shifter）。 　　2) 电源门控技术（Power Gating）：在不需要使用的时候，关闭模块的供电电源，从而减少泄漏功耗。这里需要特殊的单元- 电源开关单元（power switch），当芯片进入休眠模式下，可以通过电源开关单元关闭某些模块的电源，从而使得这些模块的泄漏功耗趋于0。通常在电源关断区域的输出端还需要插入隔离单元（isolation cell），以防止关断区的输出信号对非关断区造成影响。 　　3) 动态电压与频率调节技术（Dynamic Voltage and Frequency Scaling）：是一种先进的功耗管理技术，在一些处理器中已经得到应用。根据模块不同情况下对性能的不同要求，动态调节模块的供电电压，从而减少功耗。 　　1 UPF的应用 　　1.1 UPF的特性 　　统一功耗格式文件UPF（Unified Power Format）是IEEE 1801标准，由一系列TCL 类型的命令组成，用来定义设计的低功耗意图[2]。UPF使得功耗这一重要的设计要素，通过设定与实现设计相关的功耗信息，在RTL级就得以考虑功耗。UPF提供了统一的设置功耗信息的格式，方便用于那些不能在HDL（Hardware Description Language）代码里加入功耗信息的设计。而直接在HDL里设定功耗相关的信息，会使得逻辑设计限定于特定的电源实现[3]，使得设计的灵活性大大降低。 　　UPF可用于芯片电源管理的供电网络，隔离单元，电平转换单元，电源开关单元等各个方面。有了这种统一的UPF文件，在前端设计，逻辑综合，物理实现，仿真验证，等价性检查，时序分析，等各方面就可以按照UPF里的定义的低功耗设